1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
|
# IBM_PROLOG_BEGIN_TAG
# This is an automatically generated prolog.
#
# $Source: src/usr/diag/prdf/common/plat/pegasus/Proc_regs_XBUS.rule $
#
# OpenPOWER HostBoot Project
#
# COPYRIGHT International Business Machines Corp. 2012,2014
#
# Licensed under the Apache License, Version 2.0 (the "License");
# you may not use this file except in compliance with the License.
# You may obtain a copy of the License at
#
# http://www.apache.org/licenses/LICENSE-2.0
#
# Unless required by applicable law or agreed to in writing, software
# distributed under the License is distributed on an "AS IS" BASIS,
# WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or
# implied. See the License for the specific language governing
# permissions and limitations under the License.
#
# IBM_PROLOG_END_TAG
############################################################################
# XBUS Chiplet Registers
############################################################################
register XBUS_CHIPLET_CS_FIR
{
name "EN.PB.TPC.XFIR";
scomaddr 0x04040000;
capture group default;
};
register XBUS_CHIPLET_RE_FIR
{
name "EN.PB.TPC.RFIR";
scomaddr 0x04040001;
capture group default;
};
register XBUS_CHIPLET_FIR_MASK
{
name "EN.PB.TPC.FIR_MASK";
scomaddr 0x04040002;
capture group default;
};
############################################################################
# XBUS Chiplet LFIR
############################################################################
register XBUS_LFIR
{
name "EN.PB.TPC.LOCAL_FIR";
scomaddr 0x0404000a;
reset (&, 0x0404000b);
mask (|, 0x0404000f);
capture group default;
};
register XBUS_LFIR_MASK
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_MASK";
scomaddr 0x0404000d;
capture group default;
};
register XBUS_LFIR_ACT0
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_ACTION0";
scomaddr 0x04040010;
capture type secondary;
capture group default;
capture req nonzero("XBUS_LFIR");
};
register XBUS_LFIR_ACT1
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_ACTION1";
scomaddr 0x04040011;
capture type secondary;
capture group default;
capture req nonzero("XBUS_LFIR");
};
############################################################################
# XBUS Chiplet PBENFIR
############################################################################
register PBENFIR
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG";
scomaddr 0x04010c00;
reset (&, 0x04010c01);
mask (|, 0x04010c05);
capture group default;
};
register PBENFIR_MASK
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_MASK_REG";
scomaddr 0x04010c03;
capture group default;
};
register PBENFIR_ACT0
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG_ACTION0";
scomaddr 0x04010c06;
capture type secondary;
capture group default;
capture req nonzero("PBENFIR");
};
register PBENFIR_ACT1
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG_ACTION1";
scomaddr 0x04010c07;
capture type secondary;
capture group default;
capture req nonzero("PBENFIR");
};
############################################################################
# XBUS Chiplet IOXFIR_0 (Venice only)
############################################################################
register IOXFIR_0
{
name "XBUS01.X0.BUSCTL.SCOM.FIR_REG";
scomaddr 0x04011000;
reset (&, 0x04011001);
mask (|, 0x04011005);
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_0_MASK
{
name "XBUS01.X0.BUSCTL.SCOM.FIR_MASK_REG";
scomaddr 0x04011003;
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_0_ACT0
{
name "XBUS01.X0.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011006;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_0");
capture group default;
};
register IOXFIR_0_ACT1
{
name "XBUS01.X0.BUSCTL.SCOM.FIR_ACTION1_REG";
scomaddr 0x04011007;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_0");
capture group default;
};
############################################################################
# XBUS Chiplet IOXFIR_1
############################################################################
register IOXFIR_1
{
name "XBUS01.X1.BUSCTL.SCOM.FIR_REG";
scomaddr 0x04011400;
reset (&, 0x04011401);
mask (|, 0x04011405);
capture group default;
};
register IOXFIR_1_MASK
{
name "XBUS01.X1.BUSCTL.SCOM.FIR_MASK_REG";
scomaddr 0x04011403;
capture group default;
};
register IOXFIR_1_ACT0
{
name "XBUS01.X1.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011406;
capture type secondary;
capture group default;
capture req nonzero("IOXFIR_1");
};
register IOXFIR_1_ACT1
{
name "XBUS01.X1.BUSCTL.SCOM.FIR_ACTION1_REG";
scomaddr 0x04011407;
capture type secondary;
capture group default;
capture req nonzero("IOXFIR_1");
};
############################################################################
# XBUS Chiplet IOXFIR_2 (Venice only)
############################################################################
register IOXFIR_2
{
name "XBUS23.X0.BUSCTL.SCOM.FIR_REG";
scomaddr 0x04011800;
reset (&, 0x04011801);
mask (|, 0x04011805);
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_2_MASK
{
name "XBUS23.X0.BUSCTL.SCOM.FIR_MASK_REG";
scomaddr 0x04011803;
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_2_ACT0
{
name "XBUS23.X0.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011806;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_2");
capture group default;
};
register IOXFIR_2_ACT1
{
name "XBUS23.X0.BUSCTL.SCOM.FIR_ACTION1_REG";
scomaddr 0x04011807;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_2");
capture group default;
};
############################################################################
# XBUS Chiplet IOXFIR_3 (Venice only)
############################################################################
register IOXFIR_3
{
name "XBUS23.X1.BUSCTL.SCOM.FIR_REG";
scomaddr 0x04011c00;
reset (&, 0x04011c01);
mask (|, 0x04011c05);
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_3_MASK
{
name "XBUS23.X1.XBUS1.BUSCTL.SCOM.FIR_MASK_REG";
scomaddr 0x04011c03;
capture req funccall("isVeniceProc");
capture group default;
};
register IOXFIR_3_ACT0
{
name "XBUS23.X1.XBUS1.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011c06;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_3");
capture group default;
};
register IOXFIR_3_ACT1
{
name "XBUS23.X1.XBUS1.BUSCTL.SCOM.FIR_ACTION1_REG";
scomaddr 0x04011c07;
capture type secondary;
capture req funccall("isVeniceProc");
capture req nonzero("IOXFIR_3");
capture group default;
};
############################################################################
# XBUS Chiplet PSIXBUSFIR
############################################################################
# All bits in this FIR are reserved so PRD is not expected to analyze this
# FIR. Capture the FIR for FFDC, just in case.
register PSIXBUSFIR
{
name "PSI.PSI_MAC.PSI_SCOM.FIR_REG";
scomaddr 0x04012400;
capture group default;
};
|
