diff options
author | Matt Raybuck <mraybuc@us.ibm.com> | 2018-09-07 08:59:11 -0500 |
---|---|---|
committer | Daniel M. Crowell <dcrowell@us.ibm.com> | 2018-09-11 15:18:41 -0500 |
commit | 9b59223389e768975850f0c8bf44d7a2c7135fcf (patch) | |
tree | 59198864bab536df715ca02163be5ba3cb0e06aa /src/usr/targeting/common/xmltohb/target_types.xml | |
parent | 60d11f6f5f0720d2740cf990351c25d0f6bcd9c7 (diff) | |
download | blackbird-hostboot-9b59223389e768975850f0c8bf44d7a2c7135fcf.tar.gz blackbird-hostboot-9b59223389e768975850f0c8bf44d7a2c7135fcf.zip |
Add commit hook to sort the attribute xml files
When xml files were changed it would produce an instant merge
conflict. To resolve this issue a pre-commit hook was added that
will sort the xml attributes by id preventing instant conflicts.
Change-Id: Iffea1abfab459c542fe4f961616e0b5b4062804f
RTC: 180350
Reviewed-on: http://rchgit01.rchland.ibm.com/gerrit1/65894
Tested-by: Jenkins Server <pfd-jenkins+hostboot@us.ibm.com>
Reviewed-by: Nicholas E. Bofferding <bofferdn@us.ibm.com>
Reviewed-by: Ilya Smirnov <ismirno@us.ibm.com>
Reviewed-by: Roland Veloz <rveloz@us.ibm.com>
Tested-by: Jenkins OP Build CI <op-jenkins+hostboot@us.ibm.com>
Tested-by: Jenkins OP HW <op-hw-jenkins+hostboot@us.ibm.com>
Tested-by: FSP CI Jenkins <fsp-CI-jenkins+hostboot@us.ibm.com>
Reviewed-by: Daniel M. Crowell <dcrowell@us.ibm.com>
Diffstat (limited to 'src/usr/targeting/common/xmltohb/target_types.xml')
-rw-r--r-- | src/usr/targeting/common/xmltohb/target_types.xml | 5205 |
1 files changed, 2715 insertions, 2490 deletions
diff --git a/src/usr/targeting/common/xmltohb/target_types.xml b/src/usr/targeting/common/xmltohb/target_types.xml index 0b6468e96..c5245785d 100644 --- a/src/usr/targeting/common/xmltohb/target_types.xml +++ b/src/usr/targeting/common/xmltohb/target_types.xml @@ -24,2555 +24,2780 @@ <!-- --> <!-- IBM_PROLOG_END_TAG --> <attributes> -<targetType> - <id>base</id> - <attribute> - <id>CLASS</id> - </attribute> - <attribute> - <id>TYPE</id> - </attribute> - <attribute> - <id>MODEL</id> - </attribute> - <attribute> - <id>HUID</id> - </attribute> - <attribute> - <id>PHYS_PATH</id> - </attribute> - <attribute> - <id>AFFINITY_PATH</id> - </attribute> - <attribute> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute> - <id>HWAS_STATE</id> - </attribute> - <attribute> - <id>HWAS_STATE_CHANGED_FLAG</id> - </attribute> - <attribute> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default>0</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0</default> - <id>RESOURCE_IS_CRITICAL</id> - </attribute> - <attribute> - <id>ORDINAL_ID</id> - </attribute> - <attribute> - <id>FAPI_NAME</id> - </attribute> - <attribute> - <id>PNOR_FLASH_WORKAROUNDS</id> - </attribute> -</targetType> - -<targetType> - <id>chip</id> - <parent>base</parent> - <attribute> - <default>CHIP</default> - <id>CLASS</id> - </attribute> - <attribute> - <id>POSITION</id> - </attribute> - <attribute> - <id>FSI_MASTER_CHIP</id> - </attribute> - <attribute> - <id>ALTFSI_MASTER_CHIP</id> - </attribute> - <attribute> - <default>NO_MASTER</default> - <id>FSI_MASTER_TYPE</id> - </attribute> - <attribute> - <id>MRU_ID</id> - </attribute> - <attribute> - <id>FSI_MASTER_PORT</id> - </attribute> - <attribute> - <id>ALTFSI_MASTER_PORT</id> - </attribute> - <attribute> - <id>FSI_SLAVE_CASCADE</id> - </attribute> - <attribute> - <id>FSI_OPTION_FLAGS</id> - </attribute> - <attribute> - <id>EC</id> - </attribute> - <attribute> - <id>CHIP_ID</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> - <attribute> - <id>HDAT_EC</id> - </attribute> - <attribute><id>PRD_HWP_PLID</id></attribute> -</targetType> - -<targetType> - <id>chip-processor</id> - <parent>chip</parent> - <attribute> - <default>PROC</default> - <id>TYPE</id> - </attribute> - <attribute> - <id>PROC_MASTER_TYPE</id> - </attribute> - <attribute> - <default> - <field> - <id>supportsFsiScom</id> - <value>1</value> - </field> - <field> - <id>supportsXscom</id> - <value>1</value> - </field> - <field> - <id>supportsInbandScom</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute><id>FABRIC_GROUP_ID</id></attribute> - <attribute><id>FABRIC_CHIP_ID</id></attribute> - <attribute> - <id>SCOM_SWITCHES</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>VPD_REC_NUM</id> - </attribute> - <attribute><id>HOT_PLUG_POWER_CONTROLLER_INFO</id></attribute> - <attribute><id>PM_UNDERVOLTING_FRQ_MINIMUM</id></attribute> - <attribute><id>PM_UNDERVOLTING_FREQ_MAXIMUM</id></attribute> - <attribute><id>PM_SPIVID_PORT_ENABLE</id></attribute> - <attribute><id>PM_PBAX_NODEID</id></attribute> - <attribute><id>PM_SLEEP_ENTRY</id></attribute> - <attribute><id>PM_SLEEP_EXIT</id></attribute> - <attribute><id>PM_SLEEP_TYPE</id></attribute> - <attribute><id>PM_WINKLE_ENTRY</id></attribute> - <attribute><id>PM_WINKLE_EXIT</id></attribute> - <attribute><id>PM_WINKLE_TYPE</id></attribute> - <attribute> - <id>TOD_ROLE</id> - </attribute> - <attribute> - <default> - <field> - <id>useFsiI2C</id> - <value>1</value> - </field> - <field> - <id>useHostI2C</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>I2C_SWITCHES</id> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>TOD_CPU_DATA</id> - </attribute> - <attribute> - <id>ICACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <id>ICACHE_SIZE</id> - </attribute> - <attribute> - <id>ICACHE_LINE_SIZE</id> - </attribute> - <attribute> - <id>ICACHE_BLOCK_SIZE</id> - </attribute> - <attribute> - <id>DCACHE_LINE_SIZE</id> - </attribute> - <attribute> - <id>DCACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <id>DATA_CACHE_SIZE</id> - </attribute> - <attribute> - <id>DATA_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <id>L2_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <id>L2_CACHE_SIZE</id> - </attribute> - <attribute> - <id>L2_CACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <id>L3_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <id>L3_CACHE_SIZE</id> - </attribute> - <attribute> - <id>TLB_DATA_ENTRIES</id> - </attribute> - <attribute> - <id>TLB_INSTR_ENTRIES</id> - </attribute> - <attribute> - <id>TLB_DATA_ASSOC_SETS</id> - </attribute> - <attribute> - <id>TLB_INSTR_ASSOC_SETS</id> - </attribute> - <attribute> - <id>TLB_RESERVE_SIZE</id> - </attribute> - <attribute> - <id>TIME_BASE</id> - </attribute> - <attribute> - <id>CPU_ATTR</id> - </attribute> - <attribute> - <id>XIVE_HW_RESET</id> - </attribute> - <attribute> - <id>DISABLE_I2C_ENGINE2_PORT0_DIAG_MODE</id> - </attribute> - <attribute> - <id>LOCATION_CODE</id> - </attribute> - <attribute> - <id>SBE_COMMIT_ID</id> - </attribute> - <attribute> - <id>SBE_VERSION_INFO</id> - </attribute> - <attribute> - <id>SBE_RELEASE_TAG</id> - </attribute> -</targetType> - -<targetType> - <id>unit</id> - <parent>base</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <id>MRU_ID</id> - </attribute> - <attribute><id>CHIP_UNIT</id></attribute> - <attribute> - <default> - <field> - <id>supportsFsiScom</id> - <value>1</value> - </field> - <field> - <id>supportsXscom</id> - <value>1</value> - </field> - <field> - <id>supportsInbandScom</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute> - <id>CHIPLET_ID</id> - </attribute> - <attribute> - <id>REL_POS</id> - </attribute> - <attribute><id>PRD_HWP_PLID</id></attribute> -</targetType> - -<!-- Generic OCMB --> -<targetType> - <id>chip-ocmb</id> - <parent>chip</parent> - <attribute> - <default>OCMB_CHIP</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> -</targetType> - -<!-- Explorer OCMB --> -<targetType> - <id>chip-ocmb-explorer</id> - <parent>chip-ocmb</parent> - <attribute> - <default>EXPLORER</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- mem_port --> -<targetType> - <id>unit-mem_port</id> - <parent>unit</parent> - <attribute> - <id>TYPE</id> - <default>MEM_PORT</default> - </attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - <default>0x00000033</default> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>chip-membuf-centaur</id> - <parent>chip</parent> - <attribute> - <default>MEMBUF</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>CENTAUR</default> - <id>MODEL</id> - </attribute> - <attribute> - <default> - <field> - <id>supportsFsiScom</id> - <value>1</value> - </field> - <field> - <id>supportsXscom</id> - <value>0</value> - </field> - <field> - <id>supportsInbandScom</id> - <value>1</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default> - <field> - <id>useSbeScom</id> - <value>1</value> - </field> - <field> - <id>useFsiScom</id> - <value>0</value> - </field> - <field> - <id>useXscom</id> - <value>0</value> - </field> - <field> - <id>useInbandScom</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>SCOM_SWITCHES</id> - </attribute> - <attribute> - <default>0,0,0,0,0,400,0,400,400,0,0,0,0,0,0,0</default> - <id>I2C_BUS_SPEED_ARRAY</id> - </attribute> - <attribute> - <default>0xFF</default> - <id>CENTAUR_ECID_FRU_ID</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VDD_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_AVDD_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VCS_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VPP_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VDDR_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VDD_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_AVDD_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VCS_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>CEN_MSS_VOLT_VDDR_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>VDD_ID</id> - </attribute> - <attribute> - <id>AVDD_ID</id> - </attribute> - <attribute> - <id>VCS_ID</id> - </attribute> - <attribute> - <id>VPP_ID</id> - </attribute> - <attribute> - <id>VDDR_ID</id> - </attribute> - <attribute> - <id>VPD_REC_NUM</id> - </attribute> - <attribute> - <default> - <field> - <id>useFsiI2C</id> - <value>1</value> - </field> - <field> - <id>useHostI2C</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>I2C_SWITCHES</id> - </attribute> - <attribute> - <default>MEM</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> -</targetType> - -<targetType> - <id>card</id> - <parent>base</parent> - <attribute> - <default>CARD</default> - <id>CLASS</id> - </attribute> - <attribute> - <id>LOCATION_CODE</id> - </attribute> -</targetType> - -<targetType> - <id>lcard-dimm</id> - <parent>card</parent> - <attribute> - <default>DIMM</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>LOGICAL_CARD</default> - <id>CLASS</id> - </attribute> - <attribute> - <id>POSITION</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>TEMP_SENSOR_I2C_CONFIG</id> - </attribute> - <attribute> - <id>VPD_REC_NUM</id> - </attribute> - <attribute> - <default>DIMM</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> - <attribute><id>REL_POS</id></attribute> - <attribute><id>MBA_PORT</id></attribute><!-- deprecated --> - <attribute><id>MEM_PORT</id></attribute> - <attribute><id>MBA_DIMM</id></attribute><!-- deprecated --> - <attribute><id>POS_ON_MEM_PORT</id></attribute> -</targetType> - -<targetType> - <id>lcard-dimm-jedec</id> - <attribute> - <default>JEDEC</default> - <id>MODEL</id> - </attribute> - <parent>lcard-dimm</parent> - <attribute> - <id>CEN_DQ_TO_DIMM_CONN_DQ</id> - </attribute> -</targetType> - -<targetType> - <id>lcard-dimm-cdimm</id> - <parent>lcard-dimm</parent> - <attribute> - <default>CDIMM</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>lcard-dimm-ddr4</id> - <parent>lcard-dimm</parent> -</targetType> - -<targetType> - <id>chip-fcdimm-ddr4</id> - <parent>lcard-dimm-cdimm</parent> -</targetType> - -<targetType> - <id>occ</id> - <parent>unit</parent> - <attribute> - <default>OCC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>POWER9</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>OCC_MASTER_CAPABLE</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> -</targetType> - -<targetType> - <id>sys-sys-power9</id> - <parent>base</parent> - <attribute><id>FUSED_CORE_MODE_HB</id></attribute> - <attribute><id>WOF_TABLE_LID_NUMBER</id></attribute> - <attribute><id>SOCKET_POWER_NOMINAL</id></attribute> - <attribute><id>SOCKET_POWER_TURBO</id></attribute> - <attribute><id>FREQ_CORE_MAX</id></attribute> - <attribute><id>ULTRA_TURBO_FREQ_MHZ</id></attribute> - <attribute><id>PIB_I2C_NEST_PLL</id></attribute> - <attribute><id>NEST_PLL_FREQ_BUCKETS</id></attribute> - <attribute><id>NEST_PLL_FREQ_LIST</id></attribute> - <attribute><id>SBE_UPDATE_DISABLE</id></attribute> - <attribute><id>NEST_PLL_FREQ_I2CDIV_LIST</id></attribute> - <attribute><id>PROC_REFCLOCK_RCVR_TERM</id></attribute> - <attribute><id>PCI_REFCLOCK_RCVR_TERM</id></attribute> - <attribute><id>SYNC_BETWEEN_STEPS</id></attribute> - <attribute><id>MIRROR_BASE_ADDRESS</id></attribute> - <attribute><id>CVPD_SIZE</id></attribute> - <attribute><id>CVPD_MAX_SECTIONS</id></attribute> - <attribute> - <default>SYS</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>SYS</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>POWER9</default> - <id>MODEL</id> - </attribute> - <attribute> - <default>0x00010000</default> - <id>HUID</id> - </attribute> - <attribute> - <default>physical:sys-0</default> - <id>PHYS_PATH</id> - </attribute> - <attribute> - <default>affinity:sys-0</default> - <id>AFFINITY_PATH</id> - </attribute> - <attribute> - <default>0x000603FC00000000</default> - <id>XSCOM_BASE_ADDRESS</id> - </attribute> - <attribute> - <default>0x0006030000000000</default> - <id>LPC_BUS_ADDR</id> - </attribute> - <attribute> - <id>HB_HRMOR_NODAL_BASE</id> - </attribute> - <attribute> - <id>TPM_REQUIRED</id> - </attribute> - <attribute> - <id>MAX_PROC_CHIPS_PER_NODE</id> - </attribute> - <attribute> - <id>MAX_EXS_PER_PROC_CHIP</id> - </attribute> - <attribute> - <default>43</default> - <id>MAX_CHIPLETS_PER_PROC</id> - </attribute> - <attribute> - <id>MAX_MCS_PER_SYSTEM</id> - </attribute> - <attribute> - <id>TEST_NEGATIVE_FCN</id> - </attribute> - <attribute> - <id>RECONFIG_LOOP_TESTS</id> - </attribute> - <attribute> - <id>ISTEP_PAUSE_ENABLE</id> - </attribute> - <attribute> - <id>ISTEP_PAUSE_CONFIG</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> - <attribute> - <id>BMC_FRU_ID</id> - </attribute> - <attribute> - <id>DPO_MIN_FREQ_PERCENT</id> - </attribute> - <attribute> - <id>ASYNC_NEST_FREQ_MHZ</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L2_CACHE_CES</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L2_DIR_CES</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L3_CACHE_CES</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L3_DIR_CES</id> - </attribute> - <attribute> - <id>FIELD_TH_P8EX_L2_LINE_DELETES</id> - </attribute> - <attribute> - <id>FIELD_TH_P8EX_L3_LINE_DELETES</id> - </attribute> - <attribute> - <id>FIELD_TH_P8EX_L2_COL_REPAIRS</id> - </attribute> - <attribute> - <id>FIELD_TH_P8EX_L3_COL_REPAIRS</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L2_LINE_DELETES</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L3_LINE_DELETES</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L2_COL_REPAIRS</id> - </attribute> - <attribute> - <id>MNFG_TH_P8EX_L3_COL_REPAIRS</id> - </attribute> - <attribute> - <id>MNFG_TH_CEN_MBA_RT_SOFT_CE_TH_ALGO</id> - </attribute> - <attribute> - <id>MNFG_TH_CEN_MBA_IPL_SOFT_CE_TH_ALGO</id> - </attribute> - <attribute> - <id>MNFG_TH_CEN_MBA_RT_RCE_PER_RANK</id> - </attribute> - <attribute> - <id>MNFG_TH_CEN_L4_CACHE_CES</id> - </attribute> - <attribute> - <id>MNFG_TH_RCD_PARITY_ERRORS</id> - </attribute> - <attribute> - <id>MNFG_TH_MEMORY_IUES</id> - </attribute> - <attribute> - <id>MNFG_TH_MEMORY_IMPES</id> - </attribute> - <attribute> - <id>RCD_PARITY_RECONFIG_LOOPS_ALLOWED</id> - </attribute> - <attribute> - <id>BLOCK_SPEC_DECONFIG</id> - </attribute> - <attribute> - <id>MAX_PROC_CHIPS_PER_NODE</id> - </attribute> - <attribute> - <id>MAX_EXS_PER_PROC_CHIP</id> - </attribute> - <attribute> - <id>MAX_MBAS_PER_MEMBUF_CHIP</id> - </attribute> - <attribute> - <id>MAX_MBA_PORTS_PER_MBA</id> - </attribute> - <attribute> - <id>MAX_DIMMS_PER_MBA_PORT</id> - </attribute> - <attribute> - <id>MAX_CHIPLETS_PER_PROC</id> - </attribute> - <attribute> - <id>MAX_MCS_PER_SYSTEM</id> - </attribute> - <attribute> - <id>FABRIC_TO_PHYSICAL_NODE_MAP</id> - </attribute> - <attribute> - <id>RUN_MAX_MEM_PATTERNS</id> - </attribute> - <attribute> - <id>SP_FUNCTIONS</id> - </attribute> - <attribute> - <id>HB_SETTINGS</id> - </attribute> - <attribute> - <id>CEC_IPL_TYPE</id> - </attribute> - <attribute> - <id>PAYLOAD_KIND</id> - </attribute> - <attribute> - <id>PAYLOAD_BASE</id> - </attribute> - <attribute> - <id>PAYLOAD_ENTRY</id> - </attribute> - <attribute> - <id>ENABLED_THREADS</id> - </attribute> - <attribute> - <id>ISTEP_MODE</id> - </attribute> - <attribute> - <id>RECONFIG_LOOP_TESTS_ENABLE</id> - </attribute> - <attribute> - <id>ISTEP_PAUSE_ENABLE</id> - </attribute> - <attribute> - <id>ISTEP_PAUSE_CONFIG</id> - </attribute> - <attribute> - <id>CDM_POLICIES</id> - </attribute> - <attribute> - <id>HOSTSVC_PLID</id> - </attribute> - <attribute> - <id>FABRIC_TO_PHYSICAL_NODE_MAP</id> - </attribute> - <attribute> - <id>NUMERIC_POD_TYPE_TEST</id> - </attribute> - <attribute> - <id>TEST_NULL_STRING</id> - </attribute> - <attribute> - <default>Z</default> - <id>TEST_MIN_STRING</id> - </attribute> - <attribute> - <id>TEST_MAX_STRING</id> - </attribute> - <attribute> - <id>TEST_NO_DEFAULT_STRING</id> - </attribute> - <attribute> - <id>DO_ABUS_DECONFIG</id> - </attribute> - <attribute> - <id>PLCK_IPL_ATTR_OVERRIDES_EXIST</id> - </attribute> - <attribute> - <id>PAYLOAD_IN_MIRROR_MEM</id> - </attribute> - <attribute> - <id>FUSED_CORE_OPTION</id> - </attribute> - <attribute> - <id>EFFECTIVE_EC</id> - </attribute> - <attribute> - <id>HB_RSV_MEM_SIZE_MB</id> - </attribute> - <attribute> - <id>THREAD_COUNT</id> - </attribute> - <attribute> - <id>SYSTEM_IPL_PHASE</id> - </attribute> - <attribute> - <id>FREQ_CORE_CEILING_MHZ</id> - </attribute> - <attribute> - <id>HDAT_RSV_MEM_NUM_SECTIONS</id> - </attribute> - <attribute> - <id>HDAT_HBRT_NUM_SECTIONS</id> - </attribute> - <attribute> - <id>HDAT_HBRT_SECTION_SIZE</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR3_VDDR_SLOPE</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR3_VDDR_INTERCEPT</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR4_VDDR_SLOPE</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR4_VDDR_INTERCEPT</id> - </attribute> - <attribute> - <id>MRW_DDR3_VDDR_MAX_LIMIT</id> - </attribute> - <attribute> - <id>MRW_DDR4_VDDR_MAX_LIMIT</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR3_VDDR_SLOPE_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR3_VDDR_INTERCEPT_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MRW_DDR3_VDDR_MAX_LIMIT_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR4_VDDR_SLOPE_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MSS_VOLT_DDR4_VDDR_INTERCEPT_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MRW_DDR4_VDDR_MAX_LIMIT_POST_DRAM_INIT</id> - </attribute> - <attribute> - <id>MSS_VOLT_VPP_SLOPE</id> - </attribute> - <attribute> - <id>MSS_VOLT_VPP_INTERCEPT</id> - </attribute> - <attribute> - <id>SUPPORTS_DYNAMIC_MEM_VOLT</id> - </attribute> - <attribute> - <id>MSS_VDD_PROGRAM</id> - </attribute> - <attribute> - <id>MSS_AVDD_PROGRAM</id> - </attribute> - <attribute> - <id>MSS_VCS_PROGRAM</id> - </attribute> - <attribute> - <id>MSS_VPP_PROGRAM</id> - </attribute> - <attribute> - <id>MSS_VDDR_PROGRAM</id> - </attribute> - <attribute> - <id>FSP_BAR_SIZE</id> - </attribute> - <attribute> - <id>WOF_POWER_LIMIT</id> - </attribute> - <attribute> - <id>STOP5_DISABLE</id> - </attribute> - <attribute> - <id>SUPPORTED_STOP_STATES</id> - </attribute> - <attribute> - <id>SYSTEM_FAMILY</id> - </attribute> - <attribute> - <id>SYSTEM_TYPE</id> - </attribute> - <attribute> - <id>MAX_SBE_SEEPROM_SIZE</id> - </attribute> - <attribute> - <id>RAW_MTM</id> - </attribute> - <attribute> - <id>MFG_TRACE_ENABLE</id> - </attribute> - <attribute> - <id>MFG_WRAP_TEST_ABUS_LINKS_SET_ENABLE</id> - </attribute> - <attribute> - <id>FREQ_PROC_REFCLOCK</id> - </attribute> - <attribute> - <id>X_EREPAIR_THRESHOLD_FIELD</id> - </attribute> - <attribute><id>O_EREPAIR_THRESHOLD_FIELD</id></attribute> - <attribute><id>DMI_EREPAIR_THRESHOLD_FIELD</id></attribute> - <attribute><id>X_EREPAIR_THRESHOLD_MNFG</id></attribute> - <attribute><id>O_EREPAIR_THRESHOLD_MNFG</id></attribute> - <attribute><id>DMI_EREPAIR_THRESHOLD_MNFG</id></attribute> - <attribute><id>MSS_MBA_ADDR_INTERLEAVE_BIT</id></attribute> - <attribute><id>MSS_MBA_CACHELINE_INTERLEAVE_MODE</id></attribute> - <attribute><id>PM_SPIVID_FREQUENCY</id></attribute> - <attribute><id>PM_SAFE_FREQUENCY</id></attribute> - <attribute><id>PM_RESONANT_CLOCK_FULL_CLOCK_SECTOR_BUFFER_FREQUENCY</id></attribute> - <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_LOWER_FREQUENCY</id></attribute> - <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_UPPER_FREQUENCY</id></attribute> - <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_LOWER_FREQUENCY</id></attribute> - <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_UPPER_FREQUENCY</id></attribute> - <attribute><id>MRW_MEM_THROTTLE_DENOMINATOR</id></attribute> - <attribute><id>PM_SYSTEM_IVRM_VPD_MIN_LEVEL</id></attribute> - <attribute><id>MNFG_DMI_MIN_EYE_WIDTH</id></attribute> - <attribute><id>MNFG_DMI_MIN_EYE_HEIGHT</id></attribute> - <attribute><id>MNFG_ABUS_MIN_EYE_WIDTH</id></attribute> - <attribute><id>MNFG_ABUS_MIN_EYE_HEIGHT</id></attribute> - <attribute><id>MNFG_XBUS_MIN_EYE_WIDTH</id></attribute> - <attribute><id>REDUNDANT_CLOCKS</id></attribute> - <attribute><id>BRAZOS_RX_FIFO_OVERRIDE</id></attribute> - <attribute><id>MAX_DMI_PER_PROC</id></attribute> - <attribute><id>PIB_I2C_REFCLOCK</id></attribute> - <attribute><id>USE_TCES_FOR_DMAS</id></attribute> - <!--fsp requirement--> - <attribute> - <id>BOOT_FREQ_MHZ</id> - </attribute> - <attribute> - <id>MAX_COMPUTE_NODES_PER_SYSTEM</id> - </attribute> -</targetType> - -<targetType> - <id>enc-node-power9</id> - <parent>base</parent> - <attribute> - <default>ENC</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>NODE</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>POWER9</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>FIELD_CORE_OVERRIDE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000039</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default>NODE</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>FRU_ID</id> - </attribute> - <attribute> - <id>KEY_TRANSITION_STATE</id> - </attribute> - <attribute> - <id>EEPROM_VPD_PRIMARY_INFO</id> - </attribute> - <attribute> - <id>HDAT_RSV_MEM_NUM_SECTIONS</id> - </attribute> - <attribute> - <id>HDAT_HBRT_NUM_SECTIONS</id> - </attribute> - <attribute> - <id>HDAT_HBRT_SECTION_SIZE</id> - </attribute> - <attribute> - <id>VPD_REC_NUM</id> - </attribute> - <attribute><id>MSS_VOLT_VPP_SLOPE_EFF_CONFIG</id></attribute> - <attribute><id>MSS_VOLT_VPP_INTERCEPT_EFF_CONFIG</id></attribute> - <attribute><id>MSS_VOLT_DDR3_VDDR_SLOPE_EFF_CONFIG</id></attribute> - <attribute><id>MSS_VOLT_DDR3_VDDR_INTERCEPT_EFF_CONFIG</id></attribute> - <attribute><id>MRW_DDR3_VDDR_MAX_LIMIT_EFF_CONFIG</id></attribute> - <attribute><id>MSS_VOLT_DDR4_VDDR_SLOPE_EFF_CONFIG</id></attribute> - <attribute><id>MSS_VOLT_DDR4_VDDR_INTERCEPT_EFF_CONFIG</id></attribute> - <attribute><id>MRW_DDR4_VDDR_MAX_LIMIT_EFF_CONFIG</id></attribute> - <attribute><id>TCE_START_TOKEN_FOR_PAYLOAD</id></attribute> - <attribute><id>START_MEM_ADDRESS_FOR_PAYLOAD_TCE_TOKEN</id></attribute> - <attribute><id>TCE_START_TOKEN_FOR_HDAT</id></attribute> - <attribute> - <default>0xFFFFFFFFFFFFFFFF</default> - <id>ATTN_AREA_1_ADDR</id> - </attribute> - <attribute> - <default>0xFFFFFFFFFFFFFFFF</default> - <id>ATTN_AREA_2_ADDR</id> - </attribute> -</targetType> - -<targetType> - <id>chip-tpm-cectpm</id> - <parent>chip</parent> - <attribute> - <default>TPM</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>CECTPM</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>TPM_INFO</id> - </attribute> - <attribute> - <id>TPM_UNUSABLE</id> - </attribute> -</targetType> - -<!-- This special TPM target exists only to adapt Hostboot's TPM target to + <targetType> + <id>base</id> + <attribute> + <id>AFFINITY_PATH</id> + </attribute> + <attribute> + <id>CLASS</id> + </attribute> + <attribute> + <default>0</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>FAPI_NAME</id> + </attribute> + <attribute> + <id>HUID</id> + </attribute> + <attribute> + <id>HWAS_STATE</id> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_FLAG</id> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>MODEL</id> + </attribute> + <attribute> + <id>ORDINAL_ID</id> + </attribute> + <attribute> + <id>PHYS_PATH</id> + </attribute> + <attribute> + <id>PNOR_FLASH_WORKAROUNDS</id> + </attribute> + <attribute> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <default>0</default> + <id>RESOURCE_IS_CRITICAL</id> + </attribute> + <attribute> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>card</id> + <parent>base</parent> + <attribute> + <default>CARD</default> + <id>CLASS</id> + </attribute> + <attribute> + <id>LOCATION_CODE</id> + </attribute> + </targetType> + + <targetType> + <id>chip</id> + <parent>base</parent> + <attribute> + <id>ALTFSI_MASTER_CHIP</id> + </attribute> + <attribute> + <id>ALTFSI_MASTER_PORT</id> + </attribute> + <attribute> + <id>CHIP_ID</id> + </attribute> + <attribute> + <default>CHIP</default> + <id>CLASS</id> + </attribute> + <attribute> + <id>EC</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <id>FSI_MASTER_CHIP</id> + </attribute> + <attribute> + <id>FSI_MASTER_PORT</id> + </attribute> + <attribute> + <default>NO_MASTER</default> + <id>FSI_MASTER_TYPE</id> + </attribute> + <attribute> + <id>FSI_OPTION_FLAGS</id> + </attribute> + <attribute> + <id>FSI_SLAVE_CASCADE</id> + </attribute> + <attribute> + <id>HDAT_EC</id> + </attribute> + <attribute> + <id>MRU_ID</id> + </attribute> + <attribute> + <id>POSITION</id> + </attribute> + <attribute> + <id>PRD_HWP_PLID</id> + </attribute> + </targetType> + + <!-- This special TPM target exists only to adapt Hostboot's TPM target to various workbooks' TPM target; all attributes should be declared against the parent target --> -<targetType> + <targetType> <id>chip-NPCT501</id> <parent>chip-tpm-cectpm</parent> -</targetType> - -<targetType> - <id>chip-processor-power9</id> - <parent>chip-processor</parent> - <attribute> - <id>DUMMY_HEAP_ZERO_DEFAULT</id> - </attribute> - <attribute> - <id>EEPROM_VPD_PRIMARY_INFO</id> - </attribute> - <attribute> - <id>EEPROM_VPD_BACKUP_INFO</id> - </attribute> - <attribute> - <id>EEPROM_SBE_PRIMARY_INFO</id> - </attribute> - <attribute> - <id>EEPROM_SBE_BACKUP_INFO</id> - </attribute> - <attribute> - <default>0,0,0,0,0,0,0,0,0,0,0,0</default> - <id>I2C_BUS_SPEED_ARRAY</id> - </attribute> - <attribute> - <id>FSP_BAR_SIZE</id> - </attribute> - <attribute> - <id>PHB_BASE_ADDRS</id> - </attribute> - <attribute> - <id>PCI_BASE_ADDRS_64</id> - </attribute> - <attribute> - <id>PCI_BASE_ADDRS_32</id> - </attribute> - <attribute> - <id>RNG_BAR_SIZE</id> - </attribute> - <attribute> - <id>IMT_BASE_ADDR</id> - </attribute> - <attribute> - <id>IMT_BAR_SIZE</id> - </attribute> - <attribute> - <id>XIVE_CONTROLLER_BAR_ADDR</id> - </attribute> - <attribute> - <id>PSI_HB_ESB_ADDR</id> - </attribute> - <attribute> - <id>XIVE_THREAD_MGMT1_BAR_ADDR</id> - </attribute> - <attribute> - <id>XSCOM_BASE_ADDRESS</id> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>ISTEP_MODE</id> - </attribute> - <attribute> - <default>32</default> - <id>DATA_CACHE_SIZE</id> - </attribute> - <attribute> - <default>10240</default> - <id>L3_CACHE_SIZE</id> - </attribute> - <attribute> - <default>8</default> - <id>ICACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <default>1024</default> - <id>TLB_DATA_ENTRIES</id> - </attribute> - <attribute> - <default>0</default> - <id>TLB_INSTR_ENTRIES</id> - </attribute> - <attribute> - <default>4</default> - <id>TLB_DATA_ASSOC_SETS</id> - </attribute> - <attribute> - <default>0</default> - <id>TLB_INSTR_ASSOC_SETS</id> - </attribute> - <attribute> - <default>128</default> - <id>TLB_RESERVE_SIZE</id> - </attribute> - <attribute> - <default>128</default> - <id>DATA_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <default>128</default> - <id>L3_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <default>128</default> - <id>DCACHE_LINE_SIZE</id> - </attribute> - <attribute> - <default>8</default> - <id>DCACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <default>128</default> - <id>ICACHE_BLOCK_SIZE</id> - </attribute> - <attribute> - <default>32</default> - <id>ICACHE_SIZE</id> - </attribute> - <attribute> - <default>128</default> - <id>ICACHE_LINE_SIZE</id> - </attribute> - <attribute> - <default>0x0000001D</default> - <id>CPU_ATTR</id> - </attribute> - <attribute> - <default>128</default> - <id>L2_CACHE_LINE_SIZE</id> - </attribute> - <attribute> - <default>512</default> - <id>L2_CACHE_SIZE</id> - </attribute> - <attribute> - <default>8</default> - <id>L2_CACHE_ASSOC_SETS</id> - </attribute> - <attribute> - <id>NEST_VDD_ID</id> - </attribute> - <attribute> - <id>NEST_VDN_ID</id> - </attribute> - <attribute> - <id>NEST_VCS_ID</id> - </attribute> - <attribute> - <id>NEST_VIO_ID</id> - </attribute> - <attribute> - <id>NEST_VDDR_ID</id> - </attribute> - <attribute> - <id>TOD_CPU_DATA</id> - </attribute> - <attribute> - <id>SECUREBOOT_PROTECT_DECONFIGURED_TPM</id> - </attribute> - <attribute><id>FSP_BASE_ADDR</id></attribute> - <attribute><id>PSI_BRIDGE_BASE_ADDR</id></attribute> - <attribute><id>INTP_BASE_ADDR</id></attribute> - <attribute><id>PROC_DCM_INSTALLED</id></attribute> - <attribute><id>SBE_IS_STARTED</id></attribute> - <attribute><id>PROC_PCIE_PHB_ACTIVE</id></attribute> - <attribute><id>LPC_BUS_ADDR</id></attribute> -</targetType> - -<targetType> - <id>chip-processor-nimbus</id> - <parent>chip-processor-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>chip-processor-cumulus</id> - <parent>chip-processor-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- p9 sub-units --> -<!-- EQ chiplet: Use same EQ target for Nimbus and Cumulus + </targetType> + + <targetType> + <id>chip-bmc-ast2500</id> + <parent>sp</parent> + <attribute> + <id>AFFINITY_PATH</id> + <default>affinity:sys-0/node-0/bmc-0</default> + </attribute> + <attribute> + <default> + <field> + <id>deconfiguredByEid</id> + <value>0</value> + </field> + <field> + <id>dumpfunctional</id> + <value>0</value> + </field> + <field> + <id>functional</id> + <value>1</value> + </field> + <field> + <id>poweredOn</id> + <value>1</value> + </field> + <field> + <id>present</id> + <value>1</value> + </field> + <field> + <id>specdeconfig</id> + <value>0</value> + </field> + </default> + <id>HWAS_STATE</id> + </attribute> + <attribute> + <default>AST2500</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>PHYS_PATH</id> + <default>physical:sys-0/node-0/bmc-0</default> + </attribute> + <attribute> + <default>BMC</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>chip-fcdimm-ddr4</id> + <parent>lcard-dimm-cdimm</parent> + </targetType> + + <targetType> + <id>chip-membuf-centaur</id> + <parent>chip</parent> + <attribute> + <id>AVDD_ID</id> + </attribute> + <attribute> + <default>MEM</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>0xFF</default> + <id>CENTAUR_ECID_FRU_ID</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_AVDD_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_AVDD_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VCS_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VCS_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VDDR_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VDDR_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VDD_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VDD_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>CEN_MSS_VOLT_VPP_MILLIVOLTS</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <default>0,0,0,0,0,400,0,400,400,0,0,0,0,0,0,0</default> + <id>I2C_BUS_SPEED_ARRAY</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>useFsiI2C</id> + <value>1</value> + </field> + <field> + <id>useHostI2C</id> + <value>0</value> + </field> + </default> + <id>I2C_SWITCHES</id> + </attribute> + <attribute> + <default>CENTAUR</default> + <id>MODEL</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>supportsFsiScom</id> + <value>1</value> + </field> + <field> + <id>supportsInbandScom</id> + <value>1</value> + </field> + <field> + <id>supportsXscom</id> + <value>0</value> + </field> + </default> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>useFsiScom</id> + <value>0</value> + </field> + <field> + <id>useInbandScom</id> + <value>0</value> + </field> + <field> + <id>useSbeScom</id> + <value>1</value> + </field> + <field> + <id>useXscom</id> + <value>0</value> + </field> + </default> + <id>SCOM_SWITCHES</id> + </attribute> + <attribute> + <default>MEMBUF</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VCS_ID</id> + </attribute> + <attribute> + <id>VDDR_ID</id> + </attribute> + <attribute> + <id>VDD_ID</id> + </attribute> + <attribute> + <id>VPD_REC_NUM</id> + </attribute> + <attribute> + <id>VPP_ID</id> + </attribute> + </targetType> + + <!-- Generic OCMB --> + <targetType> + <id>chip-ocmb</id> + <parent>chip</parent> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <default>OCMB_CHIP</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- Explorer OCMB --> + <targetType> + <id>chip-ocmb-explorer</id> + <parent>chip-ocmb</parent> + <attribute> + <default>EXPLORER</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>chip-processor</id> + <parent>chip</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <id>CPU_ATTR</id> + </attribute> + <attribute> + <id>DATA_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <id>DATA_CACHE_SIZE</id> + </attribute> + <attribute> + <id>DCACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <id>DCACHE_LINE_SIZE</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>DISABLE_I2C_ENGINE2_PORT0_DIAG_MODE</id> + </attribute> + <attribute> + <id>FABRIC_CHIP_ID</id> + </attribute> + <attribute> + <id>FABRIC_GROUP_ID</id> + </attribute> + <attribute> + <id>HOT_PLUG_POWER_CONTROLLER_INFO</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>useFsiI2C</id> + <value>1</value> + </field> + <field> + <id>useHostI2C</id> + <value>0</value> + </field> + </default> + <id>I2C_SWITCHES</id> + </attribute> + <attribute> + <id>ICACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <id>ICACHE_BLOCK_SIZE</id> + </attribute> + <attribute> + <id>ICACHE_LINE_SIZE</id> + </attribute> + <attribute> + <id>ICACHE_SIZE</id> + </attribute> + <attribute> + <id>L2_CACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <id>L2_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <id>L2_CACHE_SIZE</id> + </attribute> + <attribute> + <id>L3_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <id>L3_CACHE_SIZE</id> + </attribute> + <attribute> + <id>LOCATION_CODE</id> + </attribute> + <attribute> + <id>PM_PBAX_NODEID</id> + </attribute> + <attribute> + <id>PM_SLEEP_ENTRY</id> + </attribute> + <attribute> + <id>PM_SLEEP_EXIT</id> + </attribute> + <attribute> + <id>PM_SLEEP_TYPE</id> + </attribute> + <attribute> + <id>PM_SPIVID_PORT_ENABLE</id> + </attribute> + <attribute> + <id>PM_UNDERVOLTING_FREQ_MAXIMUM</id> + </attribute> + <attribute> + <id>PM_UNDERVOLTING_FRQ_MINIMUM</id> + </attribute> + <attribute> + <id>PM_WINKLE_ENTRY</id> + </attribute> + <attribute> + <id>PM_WINKLE_EXIT</id> + </attribute> + <attribute> + <id>PM_WINKLE_TYPE</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>supportsFsiScom</id> + <value>1</value> + </field> + <field> + <id>supportsInbandScom</id> + <value>0</value> + </field> + <field> + <id>supportsXscom</id> + <value>1</value> + </field> + </default> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <id>PROC_MASTER_TYPE</id> + </attribute> + <attribute> + <id>SBE_COMMIT_ID</id> + </attribute> + <attribute> + <id>SBE_RELEASE_TAG</id> + </attribute> + <attribute> + <id>SBE_VERSION_INFO</id> + </attribute> + <attribute> + <id>SCOM_SWITCHES</id> + </attribute> + <attribute> + <id>TIME_BASE</id> + </attribute> + <attribute> + <id>TLB_DATA_ASSOC_SETS</id> + </attribute> + <attribute> + <id>TLB_DATA_ENTRIES</id> + </attribute> + <attribute> + <id>TLB_INSTR_ASSOC_SETS</id> + </attribute> + <attribute> + <id>TLB_INSTR_ENTRIES</id> + </attribute> + <attribute> + <id>TLB_RESERVE_SIZE</id> + </attribute> + <attribute> + <id>TOD_CPU_DATA</id> + </attribute> + <attribute> + <id>TOD_ROLE</id> + </attribute> + <attribute> + <default>PROC</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VPD_REC_NUM</id> + </attribute> + <attribute> + <id>XIVE_HW_RESET</id> + </attribute> + </targetType> + + <targetType> + <id>chip-processor-cumulus</id> + <parent>chip-processor-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>chip-processor-nimbus</id> + <parent>chip-processor-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>chip-processor-power9</id> + <parent>chip-processor</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>0x0000001D</default> + <id>CPU_ATTR</id> + </attribute> + <attribute> + <default>128</default> + <id>DATA_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <default>32</default> + <id>DATA_CACHE_SIZE</id> + </attribute> + <attribute> + <default>8</default> + <id>DCACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <default>128</default> + <id>DCACHE_LINE_SIZE</id> + </attribute> + <attribute> + <id>DUMMY_HEAP_ZERO_DEFAULT</id> + </attribute> + <attribute> + <id>EEPROM_SBE_BACKUP_INFO</id> + </attribute> + <attribute> + <id>EEPROM_SBE_PRIMARY_INFO</id> + </attribute> + <attribute> + <id>EEPROM_VPD_BACKUP_INFO</id> + </attribute> + <attribute> + <id>EEPROM_VPD_PRIMARY_INFO</id> + </attribute> + <attribute> + <id>FSP_BAR_SIZE</id> + </attribute> + <attribute> + <id>FSP_BASE_ADDR</id> + </attribute> + <attribute> + <default>0,0,0,0,0,0,0,0,0,0,0,0</default> + <id>I2C_BUS_SPEED_ARRAY</id> + </attribute> + <attribute> + <default>8</default> + <id>ICACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <default>128</default> + <id>ICACHE_BLOCK_SIZE</id> + </attribute> + <attribute> + <default>128</default> + <id>ICACHE_LINE_SIZE</id> + </attribute> + <attribute> + <default>32</default> + <id>ICACHE_SIZE</id> + </attribute> + <attribute> + <id>IMT_BAR_SIZE</id> + </attribute> + <attribute> + <id>IMT_BASE_ADDR</id> + </attribute> + <attribute> + <id>INTP_BASE_ADDR</id> + </attribute> + <attribute> + <id>ISTEP_MODE</id> + </attribute> + <attribute> + <default>8</default> + <id>L2_CACHE_ASSOC_SETS</id> + </attribute> + <attribute> + <default>128</default> + <id>L2_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <default>512</default> + <id>L2_CACHE_SIZE</id> + </attribute> + <attribute> + <default>128</default> + <id>L3_CACHE_LINE_SIZE</id> + </attribute> + <attribute> + <default>10240</default> + <id>L3_CACHE_SIZE</id> + </attribute> + <attribute> + <id>LPC_BUS_ADDR</id> + </attribute> + <attribute> + <id>NEST_VCS_ID</id> + </attribute> + <attribute> + <id>NEST_VDDR_ID</id> + </attribute> + <attribute> + <id>NEST_VDD_ID</id> + </attribute> + <attribute> + <id>NEST_VDN_ID</id> + </attribute> + <attribute> + <id>NEST_VIO_ID</id> + </attribute> + <attribute> + <id>PCI_BASE_ADDRS_32</id> + </attribute> + <attribute> + <id>PCI_BASE_ADDRS_64</id> + </attribute> + <attribute> + <id>PHB_BASE_ADDRS</id> + </attribute> + <attribute> + <id>PROC_DCM_INSTALLED</id> + </attribute> + <attribute> + <id>PROC_PCIE_PHB_ACTIVE</id> + </attribute> + <attribute> + <id>PSI_BRIDGE_BASE_ADDR</id> + </attribute> + <attribute> + <id>PSI_HB_ESB_ADDR</id> + </attribute> + <attribute> + <id>RNG_BAR_SIZE</id> + </attribute> + <attribute> + <id>SBE_IS_STARTED</id> + </attribute> + <attribute> + <id>SECUREBOOT_PROTECT_DECONFIGURED_TPM</id> + </attribute> + <attribute> + <default>4</default> + <id>TLB_DATA_ASSOC_SETS</id> + </attribute> + <attribute> + <default>1024</default> + <id>TLB_DATA_ENTRIES</id> + </attribute> + <attribute> + <default>0</default> + <id>TLB_INSTR_ASSOC_SETS</id> + </attribute> + <attribute> + <default>0</default> + <id>TLB_INSTR_ENTRIES</id> + </attribute> + <attribute> + <default>128</default> + <id>TLB_RESERVE_SIZE</id> + </attribute> + <attribute> + <id>TOD_CPU_DATA</id> + </attribute> + <attribute> + <id>XIVE_CONTROLLER_BAR_ADDR</id> + </attribute> + <attribute> + <id>XIVE_THREAD_MGMT1_BAR_ADDR</id> + </attribute> + <attribute> + <id>XSCOM_BASE_ADDRESS</id> + </attribute> + </targetType> + + <targetType> + <id>chip-tpm-cectpm</id> + <parent>chip</parent> + <attribute> + <default>CECTPM</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>TPM_INFO</id> + </attribute> + <attribute> + <id>TPM_UNUSABLE</id> + </attribute> + <attribute> + <default>TPM</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>enc-node-power9</id> + <parent>base</parent> + <attribute> + <default>0xFFFFFFFFFFFFFFFF</default> + <id>ATTN_AREA_1_ADDR</id> + </attribute> + <attribute> + <default>0xFFFFFFFFFFFFFFFF</default> + <id>ATTN_AREA_2_ADDR</id> + </attribute> + <attribute> + <default>NODE</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>ENC</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>EEPROM_VPD_PRIMARY_INFO</id> + </attribute> + <attribute> + <id>FIELD_CORE_OVERRIDE</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <id>HDAT_HBRT_NUM_SECTIONS</id> + </attribute> + <attribute> + <id>HDAT_HBRT_SECTION_SIZE</id> + </attribute> + <attribute> + <id>HDAT_RSV_MEM_NUM_SECTIONS</id> + </attribute> + <attribute> + <default>0x00000039</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>KEY_TRANSITION_STATE</id> + </attribute> + <attribute> + <default>POWER9</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>MRW_DDR3_VDDR_MAX_LIMIT_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MRW_DDR4_VDDR_MAX_LIMIT_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_INTERCEPT_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_SLOPE_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_INTERCEPT_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_SLOPE_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_VPP_INTERCEPT_EFF_CONFIG</id> + </attribute> + <attribute> + <id>MSS_VOLT_VPP_SLOPE_EFF_CONFIG</id> + </attribute> + <attribute> + <id>START_MEM_ADDRESS_FOR_PAYLOAD_TCE_TOKEN</id> + </attribute> + <attribute> + <id>TCE_START_TOKEN_FOR_HDAT</id> + </attribute> + <attribute> + <id>TCE_START_TOKEN_FOR_PAYLOAD</id> + </attribute> + <attribute> + <default>NODE</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VPD_REC_NUM</id> + </attribute> + </targetType> + + <targetType> + <id>eth</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>ETH</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>fan</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>FAN</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>lcard-dimm</id> + <parent>card</parent> + <attribute> + <default>DIMM</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>LOGICAL_CARD</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <!-- deprecated --> + <attribute> + <id>MBA_DIMM</id> + </attribute> + <!-- deprecated --> + <attribute> + <id>MBA_PORT</id> + </attribute> + <attribute> + <id>MEM_PORT</id> + </attribute> + <attribute> + <id>POSITION</id> + </attribute> + <attribute> + <id>POS_ON_MEM_PORT</id> + </attribute> + <attribute> + <id>REL_POS</id> + </attribute> + <attribute> + <id>TEMP_SENSOR_I2C_CONFIG</id> + </attribute> + <attribute> + <default>DIMM</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VPD_REC_NUM</id> + </attribute> + </targetType> + + <targetType> + <id>lcard-dimm-cdimm</id> + <parent>lcard-dimm</parent> + <attribute> + <default>CDIMM</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>lcard-dimm-ddr4</id> + <parent>lcard-dimm</parent> + </targetType> + + <targetType> + <id>lcard-dimm-jedec</id> + <parent>lcard-dimm</parent> + <attribute> + <id>CEN_DQ_TO_DIMM_CONN_DQ</id> + </attribute> + <attribute> + <default>JEDEC</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>occ</id> + <parent>unit</parent> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <default>POWER9</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>OCC_MASTER_CAPABLE</id> + </attribute> + <attribute> + <default>OCC</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>panel</id> + <parent>unit</parent> + <attribute> + <default>PANEL</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>power-supply</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>PS</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>sp</id> + <parent>base</parent> + <attribute> + <default>SP</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>SP</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>sys-sys-power9</id> + <parent>base</parent> + <attribute> + <default>affinity:sys-0</default> + <id>AFFINITY_PATH</id> + </attribute> + <attribute> + <id>ASYNC_NEST_FREQ_MHZ</id> + </attribute> + <attribute> + <id>BLOCK_SPEC_DECONFIG</id> + </attribute> + <attribute> + <id>BMC_FRU_ID</id> + </attribute> + <!--fsp requirement--> + <attribute> + <id>BOOT_FREQ_MHZ</id> + </attribute> + <attribute> + <id>BRAZOS_RX_FIFO_OVERRIDE</id> + </attribute> + <attribute> + <id>CDM_POLICIES</id> + </attribute> + <attribute> + <id>CEC_IPL_TYPE</id> + </attribute> + <attribute> + <default>SYS</default> + <id>CLASS</id> + </attribute> + <attribute> + <id>CVPD_MAX_SECTIONS</id> + </attribute> + <attribute> + <id>CVPD_SIZE</id> + </attribute> + <attribute> + <id>DMI_EREPAIR_THRESHOLD_FIELD</id> + </attribute> + <attribute> + <id>DMI_EREPAIR_THRESHOLD_MNFG</id> + </attribute> + <attribute> + <id>DO_ABUS_DECONFIG</id> + </attribute> + <attribute> + <id>DPO_MIN_FREQ_PERCENT</id> + </attribute> + <attribute> + <id>EFFECTIVE_EC</id> + </attribute> + <attribute> + <id>ENABLED_THREADS</id> + </attribute> + <attribute> + <id>FABRIC_TO_PHYSICAL_NODE_MAP</id> + </attribute> + <attribute> + <id>FABRIC_TO_PHYSICAL_NODE_MAP</id> + </attribute> + <attribute> + <id>FIELD_TH_P8EX_L2_COL_REPAIRS</id> + </attribute> + <attribute> + <id>FIELD_TH_P8EX_L2_LINE_DELETES</id> + </attribute> + <attribute> + <id>FIELD_TH_P8EX_L3_COL_REPAIRS</id> + </attribute> + <attribute> + <id>FIELD_TH_P8EX_L3_LINE_DELETES</id> + </attribute> + <attribute> + <id>FREQ_CORE_CEILING_MHZ</id> + </attribute> + <attribute> + <id>FREQ_CORE_MAX</id> + </attribute> + <attribute> + <id>FREQ_PROC_REFCLOCK</id> + </attribute> + <attribute> + <id>FRU_ID</id> + </attribute> + <attribute> + <id>FSP_BAR_SIZE</id> + </attribute> + <attribute> + <id>FUSED_CORE_MODE_HB</id> + </attribute> + <attribute> + <id>FUSED_CORE_OPTION</id> + </attribute> + <attribute> + <id>HB_HRMOR_NODAL_BASE</id> + </attribute> + <attribute> + <id>HB_RSV_MEM_SIZE_MB</id> + </attribute> + <attribute> + <id>HB_SETTINGS</id> + </attribute> + <attribute> + <id>HDAT_HBRT_NUM_SECTIONS</id> + </attribute> + <attribute> + <id>HDAT_HBRT_SECTION_SIZE</id> + </attribute> + <attribute> + <id>HDAT_RSV_MEM_NUM_SECTIONS</id> + </attribute> + <attribute> + <id>HOSTSVC_PLID</id> + </attribute> + <attribute> + <default>0x00010000</default> + <id>HUID</id> + </attribute> + <attribute> + <id>ISTEP_MODE</id> + </attribute> + <attribute> + <id>ISTEP_PAUSE_CONFIG</id> + </attribute> + <attribute> + <id>ISTEP_PAUSE_CONFIG</id> + </attribute> + <attribute> + <id>ISTEP_PAUSE_ENABLE</id> + </attribute> + <attribute> + <id>ISTEP_PAUSE_ENABLE</id> + </attribute> + <attribute> + <default>0x0006030000000000</default> + <id>LPC_BUS_ADDR</id> + </attribute> + <attribute> + <default>43</default> + <id>MAX_CHIPLETS_PER_PROC</id> + </attribute> + <attribute> + <id>MAX_CHIPLETS_PER_PROC</id> + </attribute> + <attribute> + <id>MAX_COMPUTE_NODES_PER_SYSTEM</id> + </attribute> + <attribute> + <id>MAX_DIMMS_PER_MBA_PORT</id> + </attribute> + <attribute> + <id>MAX_DMI_PER_PROC</id> + </attribute> + <attribute> + <id>MAX_EXS_PER_PROC_CHIP</id> + </attribute> + <attribute> + <id>MAX_EXS_PER_PROC_CHIP</id> + </attribute> + <attribute> + <id>MAX_MBAS_PER_MEMBUF_CHIP</id> + </attribute> + <attribute> + <id>MAX_MBA_PORTS_PER_MBA</id> + </attribute> + <attribute> + <id>MAX_MCS_PER_SYSTEM</id> + </attribute> + <attribute> + <id>MAX_MCS_PER_SYSTEM</id> + </attribute> + <attribute> + <id>MAX_PROC_CHIPS_PER_NODE</id> + </attribute> + <attribute> + <id>MAX_PROC_CHIPS_PER_NODE</id> + </attribute> + <attribute> + <id>MAX_SBE_SEEPROM_SIZE</id> + </attribute> + <attribute> + <id>MFG_TRACE_ENABLE</id> + </attribute> + <attribute> + <id>MFG_WRAP_TEST_ABUS_LINKS_SET_ENABLE</id> + </attribute> + <attribute> + <id>MIRROR_BASE_ADDRESS</id> + </attribute> + <attribute> + <id>MNFG_ABUS_MIN_EYE_HEIGHT</id> + </attribute> + <attribute> + <id>MNFG_ABUS_MIN_EYE_WIDTH</id> + </attribute> + <attribute> + <id>MNFG_DMI_MIN_EYE_HEIGHT</id> + </attribute> + <attribute> + <id>MNFG_DMI_MIN_EYE_WIDTH</id> + </attribute> + <attribute> + <id>MNFG_TH_CEN_L4_CACHE_CES</id> + </attribute> + <attribute> + <id>MNFG_TH_CEN_MBA_IPL_SOFT_CE_TH_ALGO</id> + </attribute> + <attribute> + <id>MNFG_TH_CEN_MBA_RT_RCE_PER_RANK</id> + </attribute> + <attribute> + <id>MNFG_TH_CEN_MBA_RT_SOFT_CE_TH_ALGO</id> + </attribute> + <attribute> + <id>MNFG_TH_MEMORY_IMPES</id> + </attribute> + <attribute> + <id>MNFG_TH_MEMORY_IUES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L2_CACHE_CES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L2_COL_REPAIRS</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L2_DIR_CES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L2_LINE_DELETES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L3_CACHE_CES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L3_COL_REPAIRS</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L3_DIR_CES</id> + </attribute> + <attribute> + <id>MNFG_TH_P8EX_L3_LINE_DELETES</id> + </attribute> + <attribute> + <id>MNFG_TH_RCD_PARITY_ERRORS</id> + </attribute> + <attribute> + <id>MNFG_XBUS_MIN_EYE_WIDTH</id> + </attribute> + <attribute> + <default>POWER9</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>MRW_DDR3_VDDR_MAX_LIMIT</id> + </attribute> + <attribute> + <id>MRW_DDR3_VDDR_MAX_LIMIT_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MRW_DDR4_VDDR_MAX_LIMIT</id> + </attribute> + <attribute> + <id>MRW_DDR4_VDDR_MAX_LIMIT_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MRW_MEM_THROTTLE_DENOMINATOR</id> + </attribute> + <attribute> + <id>MSS_AVDD_PROGRAM</id> + </attribute> + <attribute> + <id>MSS_MBA_ADDR_INTERLEAVE_BIT</id> + </attribute> + <attribute> + <id>MSS_MBA_CACHELINE_INTERLEAVE_MODE</id> + </attribute> + <attribute> + <id>MSS_VCS_PROGRAM</id> + </attribute> + <attribute> + <id>MSS_VDDR_PROGRAM</id> + </attribute> + <attribute> + <id>MSS_VDD_PROGRAM</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_INTERCEPT</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_INTERCEPT_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_SLOPE</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR3_VDDR_SLOPE_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_INTERCEPT</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_INTERCEPT_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_SLOPE</id> + </attribute> + <attribute> + <id>MSS_VOLT_DDR4_VDDR_SLOPE_POST_DRAM_INIT</id> + </attribute> + <attribute> + <id>MSS_VOLT_VPP_INTERCEPT</id> + </attribute> + <attribute> + <id>MSS_VOLT_VPP_SLOPE</id> + </attribute> + <attribute> + <id>MSS_VPP_PROGRAM</id> + </attribute> + <attribute> + <id>NEST_PLL_FREQ_BUCKETS</id> + </attribute> + <attribute> + <id>NEST_PLL_FREQ_I2CDIV_LIST</id> + </attribute> + <attribute> + <id>NEST_PLL_FREQ_LIST</id> + </attribute> + <attribute> + <id>NUMERIC_POD_TYPE_TEST</id> + </attribute> + <attribute> + <id>O_EREPAIR_THRESHOLD_FIELD</id> + </attribute> + <attribute> + <id>O_EREPAIR_THRESHOLD_MNFG</id> + </attribute> + <attribute> + <id>PAYLOAD_BASE</id> + </attribute> + <attribute> + <id>PAYLOAD_ENTRY</id> + </attribute> + <attribute> + <id>PAYLOAD_IN_MIRROR_MEM</id> + </attribute> + <attribute> + <id>PAYLOAD_KIND</id> + </attribute> + <attribute> + <id>PCI_REFCLOCK_RCVR_TERM</id> + </attribute> + <attribute> + <default>physical:sys-0</default> + <id>PHYS_PATH</id> + </attribute> + <attribute> + <id>PIB_I2C_NEST_PLL</id> + </attribute> + <attribute> + <id>PIB_I2C_REFCLOCK</id> + </attribute> + <attribute> + <id>PLCK_IPL_ATTR_OVERRIDES_EXIST</id> + </attribute> + <attribute> + <id>PM_RESONANT_CLOCK_FULL_CLOCK_SECTOR_BUFFER_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_RESONANT_CLOCK_HIGH_BAND_LOWER_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_RESONANT_CLOCK_HIGH_BAND_UPPER_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_RESONANT_CLOCK_LOW_BAND_LOWER_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_RESONANT_CLOCK_LOW_BAND_UPPER_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_SAFE_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_SPIVID_FREQUENCY</id> + </attribute> + <attribute> + <id>PM_SYSTEM_IVRM_VPD_MIN_LEVEL</id> + </attribute> + <attribute> + <id>PROC_REFCLOCK_RCVR_TERM</id> + </attribute> + <attribute> + <id>RAW_MTM</id> + </attribute> + <attribute> + <id>RCD_PARITY_RECONFIG_LOOPS_ALLOWED</id> + </attribute> + <attribute> + <id>RECONFIG_LOOP_TESTS</id> + </attribute> + <attribute> + <id>RECONFIG_LOOP_TESTS_ENABLE</id> + </attribute> + <attribute> + <id>REDUNDANT_CLOCKS</id> + </attribute> + <attribute> + <id>RUN_MAX_MEM_PATTERNS</id> + </attribute> + <attribute> + <id>SBE_UPDATE_DISABLE</id> + </attribute> + <attribute> + <id>SOCKET_POWER_NOMINAL</id> + </attribute> + <attribute> + <id>SOCKET_POWER_TURBO</id> + </attribute> + <attribute> + <id>SP_FUNCTIONS</id> + </attribute> + <attribute> + <id>STOP5_DISABLE</id> + </attribute> + <attribute> + <id>SUPPORTED_STOP_STATES</id> + </attribute> + <attribute> + <id>SUPPORTS_DYNAMIC_MEM_VOLT</id> + </attribute> + <attribute> + <id>SYNC_BETWEEN_STEPS</id> + </attribute> + <attribute> + <id>SYSTEM_FAMILY</id> + </attribute> + <attribute> + <id>SYSTEM_IPL_PHASE</id> + </attribute> + <attribute> + <id>SYSTEM_TYPE</id> + </attribute> + <attribute> + <id>TEST_MAX_STRING</id> + </attribute> + <attribute> + <default>Z</default> + <id>TEST_MIN_STRING</id> + </attribute> + <attribute> + <id>TEST_NEGATIVE_FCN</id> + </attribute> + <attribute> + <id>TEST_NO_DEFAULT_STRING</id> + </attribute> + <attribute> + <id>TEST_NULL_STRING</id> + </attribute> + <attribute> + <id>THREAD_COUNT</id> + </attribute> + <attribute> + <id>TPM_REQUIRED</id> + </attribute> + <attribute> + <default>SYS</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>ULTRA_TURBO_FREQ_MHZ</id> + </attribute> + <attribute> + <id>USE_TCES_FOR_DMAS</id> + </attribute> + <attribute> + <id>WOF_POWER_LIMIT</id> + </attribute> + <attribute> + <id>WOF_TABLE_LID_NUMBER</id> + </attribute> + <attribute> + <default>0x000603FC00000000</default> + <id>XSCOM_BASE_ADDRESS</id> + </attribute> + <attribute> + <id>X_EREPAIR_THRESHOLD_FIELD</id> + </attribute> + <attribute> + <id>X_EREPAIR_THRESHOLD_MNFG</id> + </attribute> + </targetType> + + <targetType> + <id>uart</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>UART</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit</id> + <parent>base</parent> + <attribute> + <id>CHIPLET_ID</id> + </attribute> + <attribute> + <id>CHIP_UNIT</id> + </attribute> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <id>MRU_ID</id> + </attribute> + <attribute> + <id>PRD_HWP_PLID</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>supportsFsiScom</id> + <value>1</value> + </field> + <field> + <id>supportsInbandScom</id> + <value>0</value> + </field> + <field> + <id>supportsXscom</id> + <value>1</value> + </field> + </default> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <id>REL_POS</id> + </attribute> + </targetType> + + <targetType> + <id>unit-capp-cumulus</id> + <parent>unit-capp-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-capp-nimbus</id> + <parent>unit-capp-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- CAPP + Nimbus : 2 per chip + Cumulus: 2 --> + <targetType> + <id>unit-capp-power9</id> + <parent>unit</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>supportsFsiScom</id> + <value>0</value> + </field> + <field> + <id>supportsInbandScom</id> + <value>0</value> + </field> + <field> + <id>supportsXscom</id> + <value>0</value> + </field> + </default> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <default>CAPP</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- CORE: Use same CORE target for both Nimbus and Cumulus + A collection of 4 threads --> + <targetType> + <id>unit-core-power9</id> + <parent>unit</parent> + <attribute> + <default>CPU</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>CORE</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-dmi-cumulus</id> + <parent>unit-dmi-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- DMI + Nimbus : None + Cumulus: 2 per MI (total of 8 per chip) --> + <targetType> + <id>unit-dmi-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>DMI</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- EQ chiplet: Use same EQ target for Nimbus and Cumulus 6 EQs on Nimbus Quad: 2 ex's and one ep --> -<targetType> - <id>unit-eq-power9</id> - <parent>unit</parent> - <attribute> - <default>EQ</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>CPU</default> - <id>CDM_DOMAIN</id> - </attribute> -</targetType> - -<!-- EX: Use same EX target for both Nimbus and Cumulus + <targetType> + <id>unit-eq-power9</id> + <parent>unit</parent> + <attribute> + <default>CPU</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>EQ</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- EX: Use same EX target for both Nimbus and Cumulus 2 EXs per EQ EX (L2/L3, 2x Core) --> -<targetType> - <id>unit-ex-power9</id> - <parent>unit</parent> - <attribute> - <default>EX</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default>CPU</default> - <id>CDM_DOMAIN</id> - </attribute> -</targetType> - -<!-- CORE: Use same CORE target for both Nimbus and Cumulus - A collection of 4 threads --> -<targetType> - <id>unit-core-power9</id> - <parent>unit</parent> - <attribute> - <default>CORE</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>CPU</default> - <id>CDM_DOMAIN</id> - </attribute> -</targetType> - -<!-- MCS - Nimbus : 4 MCS under each chip - (MCUnit left has two, MCUnit right has two) - Cumulus: None --> -<targetType> - <id>unit-mcs-power9</id> - <parent>unit</parent> - <attribute> - <default>MCS</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>EEPROM_VPD_PRIMARY_INFO</id> - </attribute> - <attribute><id>IBSCOM_MCS_BASE_ADDR</id></attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>VPD_REC_NUM</id> - </attribute> - <attribute> - <default>MEM</default> - <id>CDM_DOMAIN</id> - </attribute> - <!--fsp requirement--> - <attribute> - <id>EI_BUS_TX_MSBSWAP</id> - </attribute> -</targetType> - -<targetType> - <id>unit-mcs-nimbus</id> - <parent>unit-mcs-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- MCA + <targetType> + <id>unit-ex-power9</id> + <parent>unit</parent> + <attribute> + <default>CPU</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <default>EX</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-l4-centaur</id> + <parent>unit-l4-power9</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>CENTAUR</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-l4-power9</id> + <parent>unit</parent> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + <default>0x00000033</default> + </attribute> + <attribute> + <default>L4</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- Centaur MBA --> + <targetType> + <id>unit-mba-centaur</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + <default>0x00000033</default> + </attribute> + <attribute> + <id>TYPE</id> + <default>MBA</default> + </attribute> + </targetType> + + <targetType> + <id>unit-mc-axone</id> + <parent>unit-mc-power9</parent> + <attribute> + <id>MODEL</id> + <default>AXONE</default> + </attribute> + </targetType> + + <targetType> + <id>unit-mc-cumulus</id> + <parent>unit-mc-power9</parent> + <attribute> + <id>MODEL</id> + <default>CUMULUS</default> + </attribute> + </targetType> + + <!-- MC + Nimbus : None + Cumulus: 2 per chip + Axone : 2 per chip --> + <targetType> + <id>unit-mc-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>TYPE</id> + <default>MC</default> + </attribute> + </targetType> + + <targetType> + <id>unit-mca-nimbus</id> + <parent>unit-mca-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- MCA Nimbus : 2 MCAs under each MCS (total of 8 per chip) Cumulus: No MCA Tied 1-1 to a DDR port --> -<targetType> - <id>unit-mca-power9</id> - <parent>unit</parent> - <attribute> - <default>MCA</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>MEM</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute><id>RCD_PARITY_RECONFIG_LOOP_COUNT</id></attribute> -</targetType> - -<targetType> - <id>unit-mca-nimbus</id> - <parent>unit-mca-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- MCBIST + <targetType> + <id>unit-mca-power9</id> + <parent>unit</parent> + <attribute> + <default>MEM</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>RCD_PARITY_RECONFIG_LOOP_COUNT</id> + </attribute> + <attribute> + <default>MCA</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-mcbist-nimbus</id> + <parent>unit-mcbist-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- MCBIST Nimbus : 1 per MCU (total of 2 per chip) Cumulus: None --> -<targetType> - <id>unit-mcbist-power9</id> - <parent>unit</parent> - <attribute> - <default>MCBIST</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>MEM</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>MSS_VOLT_VCS_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_VDD_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_AVDD_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_VPP_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_VDDR_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_VCS_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_VDD_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>MSS_VOLT_AVDD_OFFSET_MILLIVOLTS</id> - </attribute> - <attribute> - <id>VPP_ID</id> - </attribute> - <attribute> - <id>VDDR_ID</id> - </attribute> - <attribute> - <id>VCS_ID</id> - </attribute> - <attribute> - <id>VDD_ID</id> - </attribute> - <attribute> - <id>AVDD_ID</id> - </attribute> -</targetType> - -<targetType> - <id>unit-mcbist-nimbus</id> - <parent>unit-mcbist-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- MC - Nimbus : None - Cumulus: 2 per chip - Axone : 2 per chip --> -<targetType> - <id>unit-mc-power9</id> - <parent>unit</parent> - <attribute> - <id>TYPE</id> - <default>MC</default> - </attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute><id>PARENT_PERVASIVE</id></attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-mc-cumulus</id> - <parent>unit-mc-power9</parent> - <attribute> - <id>MODEL</id> - <default>CUMULUS</default> - </attribute> -</targetType> - -<targetType> - <id>unit-mc-axone</id> - <parent>unit-mc-power9</parent> - <attribute> - <id>MODEL</id> - <default>AXONE</default> - </attribute> -</targetType> - -<!-- MI - Nimbus : None - Cumulus: 4 total per chip (2 per MC) - Axone : 4 total per chip (2 per MC)--> -<targetType> - <id>unit-mi-power9</id> - <parent>unit</parent> - <attribute> - <default>MI</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-mi-cumulus</id> - <parent>unit-mi-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-mi-axone</id> - <parent>unit-mi-power9</parent> - <attribute> - <default>AXONE</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- OMIC - Nimbus : None - Cumulus: None - Axone : 6 total per chip (3 per MC)--> -<targetType> - <id>unit-omic-power9</id> - <parent>unit</parent> - <attribute> - <default>OMIC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-omic-axone</id> - <parent>unit-omic-power9</parent> - <attribute> - <default>AXONE</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- MCC + <targetType> + <id>unit-mcbist-power9</id> + <parent>unit</parent> + <attribute> + <id>AVDD_ID</id> + </attribute> + <attribute> + <default>MEM</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>MSS_VOLT_AVDD_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_AVDD_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VCS_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VCS_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VDDR_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VDD_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VDD_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>MSS_VOLT_VPP_OFFSET_MILLIVOLTS</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>MCBIST</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VCS_ID</id> + </attribute> + <attribute> + <id>VDDR_ID</id> + </attribute> + <attribute> + <id>VDD_ID</id> + </attribute> + <attribute> + <id>VPP_ID</id> + </attribute> + </targetType> + + <targetType> + <id>unit-mcc-axone</id> + <parent>unit-mcc-power9</parent> + <attribute> + <default>AXONE</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- MCC Nimbus : None Cumulus: None Axone : 8 total per chip (2 per MI) --> -<targetType> - <id>unit-mcc-power9</id> - <parent>unit</parent> - <attribute> - <default>MCC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-mcc-axone</id> - <parent>unit-mcc-power9</parent> - <attribute> - <default>AXONE</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- DMI + <targetType> + <id>unit-mcc-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>MCC</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-mcs-nimbus</id> + <parent>unit-mcs-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- MCS + Nimbus : 4 MCS under each chip + (MCUnit left has two, MCUnit right has two) + Cumulus: None --> + <targetType> + <id>unit-mcs-power9</id> + <parent>unit</parent> + <attribute> + <default>MEM</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <id>EEPROM_VPD_PRIMARY_INFO</id> + </attribute> + <!--fsp requirement--> + <attribute> + <id>EI_BUS_TX_MSBSWAP</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>IBSCOM_MCS_BASE_ADDR</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>MCS</default> + <id>TYPE</id> + </attribute> + <attribute> + <id>VPD_REC_NUM</id> + </attribute> + </targetType> + + <!-- mem_port --> + <targetType> + <id>unit-mem_port</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + <default>0x00000033</default> + </attribute> + <attribute> + <id>TYPE</id> + <default>MEM_PORT</default> + </attribute> + </targetType> + + <targetType> + <id>unit-mi-axone</id> + <parent>unit-mi-power9</parent> + <attribute> + <default>AXONE</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-mi-cumulus</id> + <parent>unit-mi-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- MI Nimbus : None - Cumulus: 2 per MI (total of 8 per chip) --> -<targetType> - <id>unit-dmi-power9</id> - <parent>unit</parent> - <attribute> - <default>DMI</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-dmi-cumulus</id> - <parent>unit-dmi-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- OMI (Special has two parents) + Cumulus: 4 total per chip (2 per MC) + Axone : 4 total per chip (2 per MC)--> + <targetType> + <id>unit-mi-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>MI</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-npu-cumulus</id> + <parent>unit-npu-power9</parent> + <attribute> + <id>MODEL</id> + <default>CUMULUS</default> + </attribute> + </targetType> + + <targetType> + <id>unit-npu-nimbus</id> + <parent>unit-npu-power9</parent> + <attribute> + <id>MODEL</id> + <default>NIMBUS</default> + </attribute> + </targetType> + + <!-- One NPU per proc --> + <targetType> + <id>unit-npu-power9</id> + <parent>unit</parent> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <id>HUID</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>TYPE</id> + <default>NPU</default> + </attribute> + </targetType> + + <targetType> + <id>unit-nx-power9</id> + <parent>unit</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <default> + <field> + <id>reserved</id> + <value>0</value> + </field> + <field> + <id>supportsFsiScom</id> + <value>0</value> + </field> + <field> + <id>supportsInbandScom</id> + <value>0</value> + </field> + <field> + <id>supportsXscom</id> + <value>0</value> + </field> + </default> + <id>PRIMARY_CAPABILITIES</id> + </attribute> + <attribute> + <default>NX</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-obus-brick-cumulus</id> + <parent>unit-obus-brick-power9</parent> + <attribute> + <id>MODEL</id> + <default>CUMULUS</default> + </attribute> + </targetType> + + <targetType> + <id>unit-obus-brick-nimbus</id> + <parent>unit-obus-brick-power9</parent> + <attribute> + <id>MODEL</id> + <default>NIMBUS</default> + </attribute> + </targetType> + + <!-- OBUS Brick + Nimbus : 3 per OBUS + Cumulus: 3 per OBUS --> + <targetType> + <id>unit-obus-brick-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>FABRIC</default> + </attribute> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <id>HUID</id> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + <!-- GARD --> + <default>0x00000001</default> + </attribute> + <attribute> + <id>OBUS_BRICK_LANE_MASK</id> + </attribute> + <attribute> + <id>OBUS_SLOT_INDEX</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>TYPE</id> + <default>OBUS_BRICK</default> + </attribute> + </targetType> + + <targetType> + <id>unit-obus-cumulus</id> + <parent>unit-obus-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-obus-nimbus</id> + <parent>unit-obus-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- OBUS + Nimbus : 2 per chip (OB0 and OB3) + Cumulus: 4 per chip (OB0, OB1, OB2, and OB3) --> + <targetType> + <id>unit-obus-power9</id> + <parent>unit</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>MFG_WRAP_TEST_ABUS_LINKS_SET</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>PEER_PATH</id> + <default>physical:na</default> + </attribute> + <attribute> + <id>PEER_TARGET</id> + </attribute> + <attribute> + <default>OBUS</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-obus-smpgroup</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>FABRIC</default> + </attribute> + <attribute> + <id>DECONFIG_GARDABLE</id> + <default>1</default> + </attribute> + <attribute> + <id>HUID</id> + </attribute> + <attribute> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + <default>0x00000001</default> + </attribute> + <attribute> + <id>PEER_PATH</id> + <default>physical:na</default> + </attribute> + <attribute> + <id>PEER_TARGET</id> + </attribute> + <attribute> + <id>TYPE</id> + <default>SMPGROUP</default> + </attribute> + </targetType> + + <targetType> + <id>unit-occ-cumulus</id> + <parent>unit-occ-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-occ-nimbus</id> + <parent>unit-occ-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- OCC + Nimbus : 1 per chip + Cumulus: 1 --> + <targetType> + <id>unit-occ-power9</id> + <parent>unit</parent> + <attribute> + <default>POWER9</default> + <id>MODEL</id> + </attribute> + <attribute> + <id>OCC_MASTER_CAPABLE</id> + </attribute> + <attribute> + <default>OCC</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-omi-axone</id> + <parent>unit-omi-power9</parent> + <attribute> + <default>AXONE</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- OMI (Special has two parents) Nimbus : None Cumulus: None Axone: 4 per MI (total of 16 per chip) 3 on OMIC0,1,3,4 2 on OMIC2,5 (still total 16) --> -<targetType> - <id>unit-omi-power9</id> - <parent>unit</parent> - <attribute> - <default>OMI</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000033</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-omi-axone</id> - <parent>unit-omi-power9</parent> - <attribute> - <default>AXONE</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- PEC corresponds to IOP. Use same PEC target for Nimbus and Cumulus + <targetType> + <id>unit-omi-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>OMI</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-omic-axone</id> + <parent>unit-omic-power9</parent> + <attribute> + <default>AXONE</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- OMIC + Nimbus : None + Cumulus: None + Axone : 6 total per chip (3 per MC)--> + <targetType> + <id>unit-omic-power9</id> + <parent>unit</parent> + <attribute> + <id>CDM_DOMAIN</id> + <default>MEM</default> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000033</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <default>OMIC</default> + <id>TYPE</id> + </attribute> + </targetType> + + <!-- PEC corresponds to IOP. Use same PEC target for Nimbus and Cumulus Nimbus : 3 per chip Cumulus: 3 per chip --> -<targetType> - <id>unit-pec-power9</id> - <parent>unit</parent> - <attribute> - <default>PEC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute><id>PROC_PCIE_PCS_RX_LOFF_CONTROL</id></attribute> - <attribute><id>PROC_PCIE_PCS_RX_PHASE_ROTATOR_CNTL</id></attribute> - <attribute><id>PROC_PCIE_PCS_RX_SIGDET_CNTL</id></attribute> - <attribute><id>PROC_PCIE_PCS_TX_FIFO_CONFIG_OFFSET</id></attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>PROC_PCIE_IOVALID_ENABLE</id> - </attribute> - <attribute> - <id>PROC_PCIE_PCS_SYSTEM_CNTL</id> - </attribute> - <attribute> - <id>PROC_PCIE_REFCLOCK_ENABLE</id> - </attribute> - <attribute> - <id>PROC_PCIE_IOP_CONFIG</id> - </attribute> - <attribute> - <default>IO</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PROC_PCIE_LANE_MASK</id> - </attribute> - <attribute> - <id>PEC_PCIE_HX_KEYWORD_DATA</id> - </attribute> - <attribute> - <id>PEC_IS_BIFURCATABLE</id> - </attribute> - <attribute> - <id>PEC_PCIE_LANE_MASK_NON_BIFURCATED</id> - </attribute> - <attribute> - <id>PEC_PCIE_LANE_MASK_BIFURCATED</id> - </attribute> - <attribute> - <id>PEC_PCIE_IOP_SWAP_NON_BIFURCATED</id> - </attribute> - <attribute> - <id>PEC_PCIE_IOP_SWAP_BIFURCATED</id> - </attribute> - <attribute> - <id>PEC_PCIE_IOP_REVERSAL</id> - </attribute> - <attribute> - <id>PEC_PCIE_IOP_REVERSAL_NON_BIFURCATED</id> - </attribute> - <attribute> - <id>PEC_PCIE_IOP_REVERSAL_BIFURCATED</id> - </attribute> - <attribute><id>PROC_PCIE_PCS_RX_VGA_CONTRL_REGISTER3</id></attribute> -</targetType> - -<!-- PHB - Nimbus : 6 per PEC (total of 18 per chip) - Cumulus: 6 per PEC --> -<targetType> - <id>unit-phb-power9</id> - <parent>unit</parent> - <attribute> - <default>PHB</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>IO</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>PROC_PCIE_LANE_EQUALIZATION_GEN3</id> - </attribute> - <attribute> - <id>PROC_PCIE_LANE_EQUALIZATION_GEN4</id> - </attribute> -</targetType> - -<targetType> - <id>unit-phb-nimbus</id> - <parent>unit-phb-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-phb-cumulus</id> - <parent>unit-phb-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- OBUS - Nimbus : 2 per chip (OB0 and OB3) - Cumulus: 4 per chip (OB0, OB1, OB2, and OB3) --> -<targetType> - <id>unit-obus-power9</id> - <parent>unit</parent> - <attribute> - <default>OBUS</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <id>PEER_TARGET</id> - </attribute> - <attribute> - <id>PEER_PATH</id> - <default>physical:na</default> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>MFG_WRAP_TEST_ABUS_LINKS_SET</id> - </attribute> -</targetType> - -<targetType> - <id>unit-obus-nimbus</id> - <parent>unit-obus-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-obus-cumulus</id> - <parent>unit-obus-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- OBUS Brick - Nimbus : 3 per OBUS - Cumulus: 3 per OBUS --> -<targetType> - <id>unit-obus-brick-power9</id> + <targetType> + <id>unit-pec-power9</id> <parent>unit</parent> <attribute> - <id>TYPE</id> - <default>OBUS_BRICK</default> + <default>IO</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>PEC_IS_BIFURCATABLE</id> + </attribute> + <attribute> + <id>PEC_PCIE_HX_KEYWORD_DATA</id> + </attribute> + <attribute> + <id>PEC_PCIE_IOP_REVERSAL</id> + </attribute> + <attribute> + <id>PEC_PCIE_IOP_REVERSAL_BIFURCATED</id> + </attribute> + <attribute> + <id>PEC_PCIE_IOP_REVERSAL_NON_BIFURCATED</id> + </attribute> + <attribute> + <id>PEC_PCIE_IOP_SWAP_BIFURCATED</id> + </attribute> + <attribute> + <id>PEC_PCIE_IOP_SWAP_NON_BIFURCATED</id> + </attribute> + <attribute> + <id>PEC_PCIE_LANE_MASK_BIFURCATED</id> + </attribute> + <attribute> + <id>PEC_PCIE_LANE_MASK_NON_BIFURCATED</id> + </attribute> + <attribute> + <id>PROC_PCIE_IOP_CONFIG</id> + </attribute> + <attribute> + <id>PROC_PCIE_IOVALID_ENABLE</id> + </attribute> + <attribute> + <id>PROC_PCIE_LANE_MASK</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_RX_LOFF_CONTROL</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_RX_PHASE_ROTATOR_CNTL</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_RX_SIGDET_CNTL</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_RX_VGA_CONTRL_REGISTER3</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_SYSTEM_CNTL</id> + </attribute> + <attribute> + <id>PROC_PCIE_PCS_TX_FIFO_CONFIG_OFFSET</id> </attribute> - <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute><id>HUID</id></attribute> - <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - <default>0x00000001</default> <!-- GARD --> + <attribute> + <id>PROC_PCIE_REFCLOCK_ENABLE</id> + </attribute> + <attribute> + <default>PEC</default> + <id>TYPE</id> </attribute> - <attribute><id>OBUS_BRICK_LANE_MASK</id></attribute> - <attribute><id>OBUS_SLOT_INDEX</id></attribute> - <attribute><id>PARENT_PERVASIVE</id></attribute> -</targetType> + </targetType> -<targetType> - <id>unit-obus-brick-nimbus</id> - <parent>unit-obus-brick-power9</parent> + <targetType> + <id>unit-perv-cumulus</id> + <parent>unit-perv-power9</parent> <attribute> - <id>MODEL</id> - <default>NIMBUS</default> + <default>CUMULUS</default> + <id>MODEL</id> </attribute> -</targetType> + </targetType> -<targetType> - <id>unit-obus-brick-cumulus</id> - <parent>unit-obus-brick-power9</parent> + <targetType> + <id>unit-perv-nimbus</id> + <parent>unit-perv-power9</parent> <attribute> - <id>MODEL</id> - <default>CUMULUS</default> + <default>NIMBUS</default> + <id>MODEL</id> </attribute> -</targetType> + </targetType> -<targetType> - <id>unit-obus-smpgroup</id> + <!-- PERV + Nimbus : 43 (1 per chiplet) + Cumulus: 1 per chiplet --> + <targetType> + <id>unit-perv-power9</id> <parent>unit</parent> <attribute> - <id>TYPE</id> - <default>SMPGROUP</default> + <default>0</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>5</default> + <id>PG</id> </attribute> - <attribute><id>CDM_DOMAIN</id><default>FABRIC</default></attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute><id>HUID</id></attribute> - <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - <default>0x00000001</default> + <attribute> + <default>PERV</default> + <id>TYPE</id> </attribute> + </targetType> + + <targetType> + <id>unit-phb-cumulus</id> + <parent>unit-phb-power9</parent> <attribute> - <id>PEER_TARGET</id> + <default>CUMULUS</default> + <id>MODEL</id> </attribute> + </targetType> + + <targetType> + <id>unit-phb-nimbus</id> + <parent>unit-phb-power9</parent> <attribute> - <id>PEER_PATH</id> - <default>physical:na</default> + <default>NIMBUS</default> + <id>MODEL</id> </attribute> -</targetType> + </targetType> -<!-- One NPU per proc --> -<targetType> - <id>unit-npu-power9</id> + <!-- PHB + Nimbus : 6 per PEC (total of 18 per chip) + Cumulus: 6 per PEC --> + <targetType> + <id>unit-phb-power9</id> <parent>unit</parent> <attribute> - <id>TYPE</id> - <default>NPU</default> + <default>IO</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>PROC_PCIE_LANE_EQUALIZATION_GEN3</id> + </attribute> + <attribute> + <id>PROC_PCIE_LANE_EQUALIZATION_GEN4</id> + </attribute> + <attribute> + <default>PHB</default> + <id>TYPE</id> </attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute><id>HUID</id></attribute> - <attribute><id>PARENT_PERVASIVE</id></attribute> -</targetType> + </targetType> -<targetType> - <id>unit-npu-nimbus</id> - <parent>unit-npu-power9</parent> + <targetType> + <id>unit-ppe-cumulus</id> + <parent>unit-ppe-power9</parent> <attribute> - <id>MODEL</id> - <default>NIMBUS</default> + <default>CUMULUS</default> + <id>MODEL</id> </attribute> -</targetType> + </targetType> -<targetType> - <id>unit-npu-cumulus</id> - <parent>unit-npu-power9</parent> + <targetType> + <id>unit-ppe-nimbus</id> + <parent>unit-ppe-power9</parent> <attribute> - <id>MODEL</id> - <default>CUMULUS</default> + <default>NIMBUS</default> + <id>MODEL</id> </attribute> -</targetType> + </targetType> -<!-- PPE + <!-- PPE Nimbus : 21, including the SBE (1 SBE, 1 Powerbus/Fabric PPE, 4 GPEs, 12 CMEs, and 3 IO PPEs. Cumulus: 23 (2 additional IO-PPE instances) --> -<targetType> - <id>unit-ppe-power9</id> - <parent>unit</parent> - <attribute> - <default>PPE</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>0</default> - <id>DECONFIG_GARDABLE</id> - </attribute> -</targetType> - -<targetType> - <id>unit-ppe-nimbus</id> - <parent>unit-ppe-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-ppe-cumulus</id> - <parent>unit-ppe-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- PERV - Nimbus : 43 (1 per chiplet) - Cumulus: 1 per chiplet --> -<targetType> - <id>unit-perv-power9</id> - <parent>unit</parent> - <attribute> - <default>PERV</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>0</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>5</default> - <id>PG</id> - </attribute> -</targetType> - -<targetType> - <id>unit-perv-nimbus</id> - <parent>unit-perv-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-perv-cumulus</id> - <parent>unit-perv-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- XBUS - Nimbus : 1 per chip - Cumulus: 7 --> -<targetType> - <id>unit-xbus-power9</id> - <parent>unit</parent> - <attribute> - <default>XBUS</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <id>PEER_TARGET</id> - </attribute> - <attribute> - <id>PEER_PATH</id> - <default>physical:na</default> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> -</targetType> - -<targetType> - <id>unit-xbus-nimbus</id> - <parent>unit-xbus-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-xbus-cumulus</id> - <parent>unit-xbus-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- CAPP - Nimbus : 2 per chip - Cumulus: 2 --> -<targetType> - <id>unit-capp-power9</id> - <parent>unit</parent> - <attribute> - <default>CAPP</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default> - <field> - <id>supportsFsiScom</id> - <value>0</value> - </field> - <field> - <id>supportsXscom</id> - <value>0</value> - </field> - <field> - <id>supportsInbandScom</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute> - <id>PARENT_PERVASIVE</id> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> -</targetType> - -<targetType> - <id>unit-capp-nimbus</id> - <parent>unit-capp-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-capp-cumulus</id> - <parent>unit-capp-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- SBE + <targetType> + <id>unit-ppe-power9</id> + <parent>unit</parent> + <attribute> + <default>0</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>PPE</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-sbe-cumulus</id> + <parent>unit-sbe-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-sbe-nimbus</id> + <parent>unit-sbe-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- SBE Nimbus : 1 per chip Cumulus: 1 --> -<targetType> - <id>unit-sbe-power9</id> - <parent>unit</parent> - <attribute> - <default>SBE</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>0</default> - <id>DECONFIG_GARDABLE</id> - </attribute> -</targetType> - -<targetType> - <id>unit-sbe-nimbus</id> - <parent>unit-sbe-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-sbe-cumulus</id> - <parent>unit-sbe-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<!-- OCC + <targetType> + <id>unit-sbe-power9</id> + <parent>unit</parent> + <attribute> + <default>0</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>SBE</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>unit-xbus-cumulus</id> + <parent>unit-xbus-power9</parent> + <attribute> + <default>CUMULUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <targetType> + <id>unit-xbus-nimbus</id> + <parent>unit-xbus-power9</parent> + <attribute> + <default>NIMBUS</default> + <id>MODEL</id> + </attribute> + </targetType> + + <!-- XBUS Nimbus : 1 per chip - Cumulus: 1 --> -<targetType> - <id>unit-occ-power9</id> - <parent>unit</parent> - <attribute> - <default>OCC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>POWER9</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>OCC_MASTER_CAPABLE</id> - </attribute> -</targetType> - -<targetType> - <id>unit-occ-nimbus</id> - <parent>unit-occ-power9</parent> - <attribute> - <default>NIMBUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-occ-cumulus</id> - <parent>unit-occ-power9</parent> - <attribute> - <default>CUMULUS</default> - <id>MODEL</id> - </attribute> -</targetType> - -<targetType> - <id>unit-l4-power9</id> - <parent>unit</parent> - <attribute> - <default>L4</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - <default>0x00000033</default> - </attribute> -</targetType> - -<targetType> - <id>unit-l4-centaur</id> - <parent>unit-l4-power9</parent> - <attribute> - <default>CENTAUR</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<!-- Centaur MBA --> -<targetType> - <id>unit-mba-centaur</id> - <parent>unit</parent> - <attribute> - <id>TYPE</id> - <default>MBA</default> - </attribute> - <attribute><id>DECONFIG_GARDABLE</id><default>1</default></attribute> - <attribute><id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - <default>0x00000033</default> - </attribute> - <attribute> - <id>CDM_DOMAIN</id> - <default>MEM</default> - </attribute> -</targetType> - -<targetType> - <id>unit-nx-power9</id> - <parent>unit</parent> - <attribute> - <default>NX</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>1</default> - <id>DECONFIG_GARDABLE</id> - </attribute> - <attribute> - <default>0x00000031</default> - <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> - </attribute> - <attribute> - <default> - <field> - <id>supportsFsiScom</id> - <value>0</value> - </field> - <field> - <id>supportsXscom</id> - <value>0</value> - </field> - <field> - <id>supportsInbandScom</id> - <value>0</value> - </field> - <field> - <id>reserved</id> - <value>0</value> - </field> - </default> - <id>PRIMARY_CAPABILITIES</id> - </attribute> - <attribute> - <default>FABRIC</default> - <id>CDM_DOMAIN</id> - </attribute> -</targetType> - -<targetType> - <id>uart</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>UART</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>sp</id> - <parent>base</parent> - <attribute> - <default>SP</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>SP</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>chip-bmc-ast2500</id> - <parent>sp</parent> - <attribute> - <default>BMC</default> - <id>TYPE</id> - </attribute> - <attribute> - <default>AST2500</default> - <id>MODEL</id> - </attribute> - <attribute> - <id>AFFINITY_PATH</id> - <default>affinity:sys-0/node-0/bmc-0</default> - </attribute> - <attribute> - <id>PHYS_PATH</id> - <default>physical:sys-0/node-0/bmc-0</default> - </attribute> - <attribute> - <default> - <field> - <id>deconfiguredByEid</id> - <value>0</value> - </field> - <field> - <id>poweredOn</id> - <value>1</value> - </field> - <field> - <id>present</id> - <value>1</value> - </field> - <field> - <id>functional</id> - <value>1</value> - </field> - <field> - <id>dumpfunctional</id> - <value>0</value> - </field> - <field> - <id>specdeconfig</id> - <value>0</value> - </field> - </default> - <id>HWAS_STATE</id> - </attribute> -</targetType> - -<targetType> - <id>power-supply</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>PS</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>fan</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>FAN</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>vrm</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>VRM</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>usb</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>USB</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>eth</id> - <parent>unit</parent> - <attribute> - <default>UNIT</default> - <id>CLASS</id> - </attribute> - <attribute> - <default>ETH</default> - <id>TYPE</id> - </attribute> -</targetType> - -<targetType> - <id>panel</id> - <parent>unit</parent> - <attribute> - <default>PANEL</default> - <id>TYPE</id> - </attribute> -</targetType> + Cumulus: 7 --> + <targetType> + <id>unit-xbus-power9</id> + <parent>unit</parent> + <attribute> + <default>FABRIC</default> + <id>CDM_DOMAIN</id> + </attribute> + <attribute> + <default>1</default> + <id>DECONFIG_GARDABLE</id> + </attribute> + <attribute> + <default>0x00000031</default> + <id>HWAS_STATE_CHANGED_SUBSCRIPTION_MASK</id> + </attribute> + <attribute> + <id>PARENT_PERVASIVE</id> + </attribute> + <attribute> + <id>PEER_PATH</id> + <default>physical:na</default> + </attribute> + <attribute> + <id>PEER_TARGET</id> + </attribute> + <attribute> + <default>XBUS</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>usb</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>USB</default> + <id>TYPE</id> + </attribute> + </targetType> + + <targetType> + <id>vrm</id> + <parent>unit</parent> + <attribute> + <default>UNIT</default> + <id>CLASS</id> + </attribute> + <attribute> + <default>VRM</default> + <id>TYPE</id> + </attribute> + </targetType> </attributes> |