blob: afdb299ea523e93fb10260eb7abb2bf7c712dc14 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
|
# IBM_PROLOG_BEGIN_TAG
# This is an automatically generated prolog.
#
# $Source: src/usr/diag/prdf/plat/pegasus/Proc_regs_XBUS.rule $
#
# IBM CONFIDENTIAL
#
# COPYRIGHT International Business Machines Corp. 2012
#
# p1
#
# Object Code Only (OCO) source materials
# Licensed Internal Code Source Materials
# IBM HostBoot Licensed Internal Code
#
# The source code for this program is not published or otherwise
# divested of its trade secrets, irrespective of what has been
# deposited with the U.S. Copyright Office.
#
# Origin: 30
#
# IBM_PROLOG_END_TAG
############################################################################
# XBUS Chiplet Registers
############################################################################
register XBUS_CHIPLET_CS_FIR
{
name "EN.PB.TPC.XFIR";
scomaddr 0x04040000;
capture group default;
};
register XBUS_CHIPLET_RE_FIR
{
name "EN.PB.TPC.RFIR";
scomaddr 0x04040001;
capture group default;
};
register XBUS_CHIPLET_FIR_MASK
{
name "EN.PB.TPC.FIR_MASK";
scomaddr 0x04040002;
capture type secondary;
capture group default;
};
############################################################################
# XBUS Chiplet LFIR
############################################################################
register XBUS_LFIR
{
name "EN.PB.TPC.LOCAL_FIR";
scomaddr 0x0404000a;
reset (&, 0x0404000b);
mask (|, 0x0404000f);
capture group default;
};
register XBUS_LFIR_MASK
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_MASK";
scomaddr 0x0404000d;
capture type secondary;
capture group default;
};
register XBUS_LFIR_ACT0
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_ACTION0";
scomaddr 0x04040010;
capture type secondary;
capture group default;
};
register XBUS_LFIR_ACT1
{
name "EN.PB.TPC.EPS.FIR.LOCAL_FIR_ACTION1";
scomaddr 0x04040011;
capture type secondary;
capture group default;
};
############################################################################
# XBUS Chiplet PBENFIR
############################################################################
register PBENFIR
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG";
scomaddr 0x04010c00;
reset (&, 0x04010c01);
reset (|, 0x04010c05);
capture group default;
};
register PBENFIR_MASK
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_MASK_REG";
scomaddr 0x04010c03;
capture type secondary;
capture group default;
};
register PBENFIR_ACT0
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG_ACTION0";
scomaddr 0x04010c06;
capture type secondary;
capture group default;
};
register PBENFIR_ACT1
{
name "EN.PB.PBEN.MISC_IO.SCOM.FIR_REG_ACTION1";
scomaddr 0x04010c07;
capture type secondary;
capture group default;
};
############################################################################
# XBUS Chiplet IOXFIR_0
############################################################################
# Venice only scomaddr = TBD
############################################################################
# XBUS Chiplet IOXFIR_1
############################################################################
register IOXFIR_1
{
name "XBUS1.BUSCTL.SCOM.FIR_REG";
scomaddr 0x04011400;
reset (&, 0x04010c01);
reset (|, 0x04010c05);
capture group default;
};
register IOXFIR_1_MASK
{
name "XBUS1.BUSCTL.SCOM.FIR_MASK_REG";
scomaddr 0x04011403;
capture type secondary;
capture group default;
};
register IOXFIR_1_ACT0
{
name "XBUS1.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011406;
capture type secondary;
capture group default;
};
register IOXFIR_1_ACT1
{
name "XBUS1.BUSCTL.SCOM.FIR_ACTION0_REG";
scomaddr 0x04011407;
capture type secondary;
capture group default;
};
############################################################################
# XBUS Chiplet IOXFIR_2
############################################################################
# Venice only scomaddr = TBD
############################################################################
# XBUS Chiplet IOXFIR_3
############################################################################
# Venice only scomaddr = TBD
|