summaryrefslogtreecommitdiffstats
path: root/llvm/test/CodeGen/RISCV/addcarry.ll
diff options
context:
space:
mode:
Diffstat (limited to 'llvm/test/CodeGen/RISCV/addcarry.ll')
-rw-r--r--llvm/test/CodeGen/RISCV/addcarry.ll28
1 files changed, 14 insertions, 14 deletions
diff --git a/llvm/test/CodeGen/RISCV/addcarry.ll b/llvm/test/CodeGen/RISCV/addcarry.ll
index 71711f9eb50..5a25fb98509 100644
--- a/llvm/test/CodeGen/RISCV/addcarry.ll
+++ b/llvm/test/CodeGen/RISCV/addcarry.ll
@@ -10,17 +10,17 @@ define i64 @addcarry(i64 %x, i64 %y) nounwind {
; RISCV32-LABEL: addcarry:
; RISCV32: # %bb.0:
; RISCV32-NEXT: mul a4, a0, a3
-; RISCV32-NEXT: mulhu a7, a0, a2
-; RISCV32-NEXT: add a4, a7, a4
-; RISCV32-NEXT: mul a5, a1, a2
-; RISCV32-NEXT: add a6, a4, a5
-; RISCV32-NEXT: sltu t0, a6, a4
-; RISCV32-NEXT: sltu a4, a4, a7
-; RISCV32-NEXT: mulhu a5, a0, a3
+; RISCV32-NEXT: mulhu a5, a0, a2
; RISCV32-NEXT: add a4, a5, a4
+; RISCV32-NEXT: sltu a6, a4, a5
+; RISCV32-NEXT: mulhu a5, a0, a3
+; RISCV32-NEXT: add a6, a5, a6
; RISCV32-NEXT: mulhu a5, a1, a2
-; RISCV32-NEXT: add a4, a4, a5
-; RISCV32-NEXT: add a4, a4, t0
+; RISCV32-NEXT: add a7, a6, a5
+; RISCV32-NEXT: mul a5, a1, a2
+; RISCV32-NEXT: add a6, a4, a5
+; RISCV32-NEXT: sltu a4, a6, a4
+; RISCV32-NEXT: add a4, a7, a4
; RISCV32-NEXT: mul a5, a1, a3
; RISCV32-NEXT: add a5, a4, a5
; RISCV32-NEXT: bgez a1, .LBB0_2
@@ -31,13 +31,13 @@ define i64 @addcarry(i64 %x, i64 %y) nounwind {
; RISCV32-NEXT: # %bb.3:
; RISCV32-NEXT: sub a5, a5, a0
; RISCV32-NEXT: .LBB0_4:
-; RISCV32-NEXT: slli a1, a5, 30
-; RISCV32-NEXT: srli a3, a6, 2
-; RISCV32-NEXT: or a1, a1, a3
-; RISCV32-NEXT: slli a3, a6, 30
; RISCV32-NEXT: mul a0, a0, a2
; RISCV32-NEXT: srli a0, a0, 2
-; RISCV32-NEXT: or a0, a3, a0
+; RISCV32-NEXT: slli a1, a6, 30
+; RISCV32-NEXT: or a0, a1, a0
+; RISCV32-NEXT: srli a1, a6, 2
+; RISCV32-NEXT: slli a2, a5, 30
+; RISCV32-NEXT: or a1, a2, a1
; RISCV32-NEXT: ret
%tmp = call i64 @llvm.smul.fix.i64(i64 %x, i64 %y, i32 2);
ret i64 %tmp;
OpenPOWER on IntegriCloud