diff options
Diffstat (limited to 'llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll')
| -rw-r--r-- | llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll | 76 |
1 files changed, 38 insertions, 38 deletions
diff --git a/llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll b/llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll index 9b5836fa56a..6d2de108829 100644 --- a/llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll +++ b/llvm/test/CodeGen/AMDGPU/llvm.amdgcn.exp.ll @@ -7,7 +7,7 @@ declare void @llvm.amdgcn.exp.i32(i32, i32, i32, i32, i32, i32, i1, i1) #1 ; GCN-LABEL: {{^}}test_export_zeroes_f32: ; GCN: exp mrt0 off, off, off, off{{$}} ; GCN: exp mrt0 off, off, off, off done{{$}} -define void @test_export_zeroes_f32() #0 { +define amdgpu_kernel void @test_export_zeroes_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 0, float 0.0, float 0.0, float 0.0, float 0.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 0, i32 0, float 0.0, float 0.0, float 0.0, float 0.0, i1 true, i1 false) @@ -22,7 +22,7 @@ define void @test_export_zeroes_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], off, off, off done{{$}} -define void @test_export_en_src0_f32() #0 { +define amdgpu_kernel void @test_export_en_src0_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 1, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -33,7 +33,7 @@ define void @test_export_en_src0_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 off, [[SRC1]], off, off done{{$}} -define void @test_export_en_src1_f32() #0 { +define amdgpu_kernel void @test_export_en_src1_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 2, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -44,7 +44,7 @@ define void @test_export_en_src1_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 off, off, [[SRC2]], off done{{$}} -define void @test_export_en_src2_f32() #0 { +define amdgpu_kernel void @test_export_en_src2_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 4, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -55,7 +55,7 @@ define void @test_export_en_src2_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 off, off, off, [[SRC3]] done{{$}} -define void @test_export_en_src3_f32() #0 { +define amdgpu_kernel void @test_export_en_src3_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 8, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -66,7 +66,7 @@ define void @test_export_en_src3_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], off, off done{{$}} -define void @test_export_en_src0_src1_f32() #0 { +define amdgpu_kernel void @test_export_en_src0_src1_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 3, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -77,7 +77,7 @@ define void @test_export_en_src0_src1_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 0.5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], off, [[SRC2]], off done{{$}} -define void @test_export_en_src0_src2_f32() #0 { +define amdgpu_kernel void @test_export_en_src0_src2_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 5, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void } @@ -89,7 +89,7 @@ define void @test_export_en_src0_src2_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], off, off, [[SRC3]]{{$}} ; GCN: exp mrt0 [[SRC0]], off, off, [[SRC3]] done{{$}} -define void @test_export_en_src0_src3_f32() #0 { +define amdgpu_kernel void @test_export_en_src0_src3_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 9, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 0, i32 9, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -102,7 +102,7 @@ define void @test_export_en_src0_src3_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_en_src0_src1_src2_src3_f32() #0 { +define amdgpu_kernel void @test_export_en_src0_src1_src2_src3_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -112,7 +112,7 @@ define void @test_export_en_src0_src1_src2_src3_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[VHALF:v[0-9]+]], 0.5 ; GCN: exp mrt7 [[VHALF]], [[VHALF]], [[VHALF]], [[VHALF]]{{$}} ; GCN: exp mrt7 [[VHALF]], [[VHALF]], [[VHALF]], [[VHALF]] done{{$}} -define void @test_export_mrt7_f32() #0 { +define amdgpu_kernel void @test_export_mrt7_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 7, i32 15, float 0.5, float 0.5, float 0.5, float 0.5, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 7, i32 15, float 0.5, float 0.5, float 0.5, float 0.5, i1 true, i1 false) ret void @@ -125,7 +125,7 @@ define void @test_export_mrt7_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrtz [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp mrtz [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_z_f32() #0 { +define amdgpu_kernel void @test_export_z_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 8, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 8, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -138,7 +138,7 @@ define void @test_export_z_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp null [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp null [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_null_f32() #0 { +define amdgpu_kernel void @test_export_null_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 9, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 9, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -151,7 +151,7 @@ define void @test_export_null_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp invalid_target_10 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp invalid_target_10 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_reserved10_f32() #0 { +define amdgpu_kernel void @test_export_reserved10_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 10, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 10, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -164,7 +164,7 @@ define void @test_export_reserved10_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp invalid_target_11 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp invalid_target_11 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_reserved11_f32() #0 { +define amdgpu_kernel void @test_export_reserved11_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 11, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 11, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -177,7 +177,7 @@ define void @test_export_reserved11_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp pos0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp pos0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_pos0_f32() #0 { +define amdgpu_kernel void @test_export_pos0_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 12, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 12, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -190,7 +190,7 @@ define void @test_export_pos0_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp pos3 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp pos3 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_pos3_f32() #0 { +define amdgpu_kernel void @test_export_pos3_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 15, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 15, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -203,7 +203,7 @@ define void @test_export_pos3_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp param0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp param0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_param0_f32() #0 { +define amdgpu_kernel void @test_export_param0_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 32, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 32, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -216,7 +216,7 @@ define void @test_export_param0_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp param31 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp param31 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_param31_f32() #0 { +define amdgpu_kernel void @test_export_param31_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 63, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 false) call void @llvm.amdgcn.exp.f32(i32 63, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 false) ret void @@ -229,7 +229,7 @@ define void @test_export_param31_f32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4.0 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] vm{{$}} ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done vm{{$}} -define void @test_export_vm_f32() #0 { +define amdgpu_kernel void @test_export_vm_f32() #0 { call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 false, i1 true) call void @llvm.amdgcn.exp.f32(i32 0, i32 15, float 1.0, float 2.0, float 0.5, float 4.0, i1 true, i1 true) ret void @@ -252,7 +252,7 @@ define void @test_export_vm_f32() #0 { ; GCN-LABEL: {{^}}test_export_zeroes_i32: ; GCN: exp mrt0 off, off, off, off{{$}} ; GCN: exp mrt0 off, off, off, off done{{$}} -define void @test_export_zeroes_i32() #0 { +define amdgpu_kernel void @test_export_zeroes_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i1 true, i1 false) @@ -267,7 +267,7 @@ define void @test_export_zeroes_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], off, off, off done{{$}} -define void @test_export_en_src0_i32() #0 { +define amdgpu_kernel void @test_export_en_src0_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 1, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -278,7 +278,7 @@ define void @test_export_en_src0_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 off, [[SRC1]], off, off done{{$}} -define void @test_export_en_src1_i32() #0 { +define amdgpu_kernel void @test_export_en_src1_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 2, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -289,7 +289,7 @@ define void @test_export_en_src1_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 off, off, [[SRC2]], off done{{$}} -define void @test_export_en_src2_i32() #0 { +define amdgpu_kernel void @test_export_en_src2_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 4, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -300,7 +300,7 @@ define void @test_export_en_src2_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 off, off, off, [[SRC3]] done{{$}} -define void @test_export_en_src3_i32() #0 { +define amdgpu_kernel void @test_export_en_src3_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 8, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -311,7 +311,7 @@ define void @test_export_en_src3_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], off, off done{{$}} -define void @test_export_en_src0_src1_i32() #0 { +define amdgpu_kernel void @test_export_en_src0_src1_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 3, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -322,7 +322,7 @@ define void @test_export_en_src0_src1_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC2:v[0-9]+]], 5 ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], off, [[SRC2]], off done{{$}} -define void @test_export_en_src0_src2_i32() #0 { +define amdgpu_kernel void @test_export_en_src0_src2_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 5, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void } @@ -334,7 +334,7 @@ define void @test_export_en_src0_src2_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], off, off, [[SRC3]]{{$}} ; GCN: exp mrt0 [[SRC0]], off, off, [[SRC3]] done{{$}} -define void @test_export_en_src0_src3_i32() #0 { +define amdgpu_kernel void @test_export_en_src0_src3_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 9, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 0, i32 9, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -347,7 +347,7 @@ define void @test_export_en_src0_src3_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_en_src0_src1_src2_src3_i32() #0 { +define amdgpu_kernel void @test_export_en_src0_src1_src2_src3_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 0, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -357,7 +357,7 @@ define void @test_export_en_src0_src1_src2_src3_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[VHALF:v[0-9]+]], 5 ; GCN: exp mrt7 [[VHALF]], [[VHALF]], [[VHALF]], [[VHALF]]{{$}} ; GCN: exp mrt7 [[VHALF]], [[VHALF]], [[VHALF]], [[VHALF]] done{{$}} -define void @test_export_mrt7_i32() #0 { +define amdgpu_kernel void @test_export_mrt7_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 7, i32 15, i32 5, i32 5, i32 5, i32 5, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 7, i32 15, i32 5, i32 5, i32 5, i32 5, i1 true, i1 false) ret void @@ -370,7 +370,7 @@ define void @test_export_mrt7_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrtz [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp mrtz [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_z_i32() #0 { +define amdgpu_kernel void @test_export_z_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 8, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 8, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -383,7 +383,7 @@ define void @test_export_z_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp null [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp null [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_null_i32() #0 { +define amdgpu_kernel void @test_export_null_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 9, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 9, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -396,7 +396,7 @@ define void @test_export_null_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp invalid_target_10 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp invalid_target_10 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_reserved10_i32() #0 { +define amdgpu_kernel void @test_export_reserved10_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 10, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 10, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -409,7 +409,7 @@ define void @test_export_reserved10_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp invalid_target_11 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp invalid_target_11 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_reserved11_i32() #0 { +define amdgpu_kernel void @test_export_reserved11_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 11, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 11, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -422,7 +422,7 @@ define void @test_export_reserved11_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp pos0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp pos0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_pos0_i32() #0 { +define amdgpu_kernel void @test_export_pos0_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 12, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 12, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -435,7 +435,7 @@ define void @test_export_pos0_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp pos3 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp pos3 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_pos3_i32() #0 { +define amdgpu_kernel void @test_export_pos3_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 15, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 15, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -448,7 +448,7 @@ define void @test_export_pos3_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp param0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp param0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_param0_i32() #0 { +define amdgpu_kernel void @test_export_param0_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 32, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 32, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -461,7 +461,7 @@ define void @test_export_param0_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp param31 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]]{{$}} ; GCN: exp param31 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done{{$}} -define void @test_export_param31_i32() #0 { +define amdgpu_kernel void @test_export_param31_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 63, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 false) call void @llvm.amdgcn.exp.i32(i32 63, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 false) ret void @@ -474,7 +474,7 @@ define void @test_export_param31_i32() #0 { ; GCN-DAG: v_mov_b32_e32 [[SRC3:v[0-9]+]], 4 ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] vm{{$}} ; GCN: exp mrt0 [[SRC0]], [[SRC1]], [[SRC2]], [[SRC3]] done vm{{$}} -define void @test_export_vm_i32() #0 { +define amdgpu_kernel void @test_export_vm_i32() #0 { call void @llvm.amdgcn.exp.i32(i32 0, i32 15, i32 1, i32 2, i32 5, i32 4, i1 false, i1 true) call void @llvm.amdgcn.exp.i32(i32 0, i32 15, i32 1, i32 2, i32 5, i32 4, i1 true, i1 true) ret void |
